JPS5938830A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS5938830A JPS5938830A JP14886682A JP14886682A JPS5938830A JP S5938830 A JPS5938830 A JP S5938830A JP 14886682 A JP14886682 A JP 14886682A JP 14886682 A JP14886682 A JP 14886682A JP S5938830 A JPS5938830 A JP S5938830A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- optional unit
- input terminal
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野の説明）
本発明はデータ処理装置に関し、特にオプションユニッ
トの実装状態の認識手段を具備したデータ処理装置に関
するものである。
トの実装状態の認識手段を具備したデータ処理装置に関
するものである。
（従来技術の説明）
従来、オプションユニットの実装状態は第１図に示すよ
うな認識手段により確聞されていた。第１図においては
オプションユニット１から信号線１０１を介して固定の
値が非オプションユニット２に対して送出され、非オプ
シ！！／エエット２ではオプションユニット１が実装さ
れない場合に確実な論理値を保証す石ためのプルアップ
回路１３が付加されていた。これによシ、従来法では信
号線１０２上の信号の状態を検出するようにしてオプシ
ョンユニット１の実装状態をｌ！識していた。
うな認識手段により確聞されていた。第１図においては
オプションユニット１から信号線１０１を介して固定の
値が非オプションユニット２に対して送出され、非オプ
シ！！／エエット２ではオプションユニット１が実装さ
れない場合に確実な論理値を保証す石ためのプルアップ
回路１３が付加されていた。これによシ、従来法では信
号線１０２上の信号の状態を検出するようにしてオプシ
ョンユニット１の実装状態をｌ！識していた。
しかしながら、オプションユニット１が既に別の装置の
内部に完成されたものであり、その装置の内部では非オ
プションであったユニットの場合には、第１図に示すよ
うな固定の値を送出する手段は設けられていない場合が
多い。したがって、このような二ニットをオプションユ
ニット１として使用すると、既に完成されたユニットに
対して変更を加える必要があるという欠点があった。
内部に完成されたものであり、その装置の内部では非オ
プションであったユニットの場合には、第１図に示すよ
うな固定の値を送出する手段は設けられていない場合が
多い。したがって、このような二ニットをオプションユ
ニット１として使用すると、既に完成されたユニットに
対して変更を加える必要があるという欠点があった。
（発明の詳細な説明）
本発明の目的は既に非オプションユニットトシて完成さ
れているユニットに対して変更を加えること表＜、その
ままオプションユニットとして使用することができるよ
うにするため、プルアップ抵抗またはプルダウン抵抗と
状態監視用フリップフロップとを具備し、リセット信号
と同一の機能を有する第１の信号と、複数のオプション
ユニットの出力の一つから成る第２の信号とにより、オ
プションユニットがデータ処理装置に実装されているか
否かｔ−認識することが可能か手段を提供することにあ
る。
れているユニットに対して変更を加えること表＜、その
ままオプションユニットとして使用することができるよ
うにするため、プルアップ抵抗またはプルダウン抵抗と
状態監視用フリップフロップとを具備し、リセット信号
と同一の機能を有する第１の信号と、複数のオプション
ユニットの出力の一つから成る第２の信号とにより、オ
プションユニットがデータ処理装置に実装されているか
否かｔ−認識することが可能か手段を提供することにあ
る。
（発明の構成と作用の説明）
本発明は複数のユニットで構成され、これら複数のユニ
ットのうちのいくつかがオプションとなる構成のデータ
処理装置を改良したものである。
ットのうちのいくつかがオプションとなる構成のデータ
処理装置を改良したものである。
本発明によるデータ処理装置では各ユニットを構成する
回路の初期化のためにリセット信号と同一機能を持った
第１の信号を入力する。また、上記リセット信号により
初期化されるオプションユニットの出力信号のうちの一
つの信号をオプションユニット以外の非オプションユニ
ットに第２の信号として入力する。オプションユニット
が実装されない場合に確実な論理値を保証するためのプ
ルアップ抵抗の回路、あるいはプルダウン抵抗の回路を
第２の信号の信号線上に備えておく。さらに、第１の信
号がオプションユニットの初期化を完了した後、第１の
信号によって第２の信号の状態が非オプションユニット
に取込まれるように構成しである。これによシ、各オプ
ションユニットに特別外園定値を出力するための手段が
なくとも、非オプションユニットに内蔵された状態監視
用フリップフロップによってオプションユニットの実装
状態を認識することができる構成を得ている。一方、各
ユニットにはほとんどの場合、初期化時に必ず一定の論
理値を有する出力がある。これを利用すればオプション
ユニットがデータ処理装置に実装されているか否かの認
識を容易に行うことができる。
回路の初期化のためにリセット信号と同一機能を持った
第１の信号を入力する。また、上記リセット信号により
初期化されるオプションユニットの出力信号のうちの一
つの信号をオプションユニット以外の非オプションユニ
ットに第２の信号として入力する。オプションユニット
が実装されない場合に確実な論理値を保証するためのプ
ルアップ抵抗の回路、あるいはプルダウン抵抗の回路を
第２の信号の信号線上に備えておく。さらに、第１の信
号がオプションユニットの初期化を完了した後、第１の
信号によって第２の信号の状態が非オプションユニット
に取込まれるように構成しである。これによシ、各オプ
ションユニットに特別外園定値を出力するための手段が
なくとも、非オプションユニットに内蔵された状態監視
用フリップフロップによってオプションユニットの実装
状態を認識することができる構成を得ている。一方、各
ユニットにはほとんどの場合、初期化時に必ず一定の論
理値を有する出力がある。これを利用すればオプション
ユニットがデータ処理装置に実装されているか否かの認
識を容易に行うことができる。
（実施例の説明）
次に本発明について図面全参照して詳細に説明する。
第２図は本発明の一実施例を示すブロック図である。第
２図において、本実施例はＴＴＬ回路で形成されている
。また、オプションユニット５ではリセット信号線１５
０上のリセット信号を第１の信号として使用し、この信
号は入力端子５１を介して入力されている。すなわち、
入力端子５１からリセット信号線１５１ｖｌ−介して内
部回路５０にリセット信号が入力されている。内部回路
５０の出力の一つは出力信号線１５２を介して第２の信
号として出力端子５２に供給され、出力端子５２け信号
線１５３を介してユニット６の入力端子５４に接続され
、さらに非オプシ冒ンユニット７０入力端子５Ｔにも接
続されている。入力端子５４はユニット６の内部回路５
３に対して信号線１５４により接続されている。入力端
子５Ｔは信号線１５５１に介して非オプションユニツ）
７の内部のＤ型フリップフロップ５５のデータ入力端子
ＤＫ接続されると共に、プルアップ抵抗５６を通し電源
端子ＶＣＣにも接続されている。さらに、リセット信号
ｉ＃ｊ！１５０Ｆｉ非オプション３−μットＴの入力端
子５８にも接続され、入力端子５８は信号線１５６を介
してフリップフロップ５５のクロック入力端子ＣＰＫ接
続されている。フリップフロップ５５では、真の出力Ｑ
の端子１５７．および偽の出力党の端子１５８に出力が
得られる。
２図において、本実施例はＴＴＬ回路で形成されている
。また、オプションユニット５ではリセット信号線１５
０上のリセット信号を第１の信号として使用し、この信
号は入力端子５１を介して入力されている。すなわち、
入力端子５１からリセット信号線１５１ｖｌ−介して内
部回路５０にリセット信号が入力されている。内部回路
５０の出力の一つは出力信号線１５２を介して第２の信
号として出力端子５２に供給され、出力端子５２け信号
線１５３を介してユニット６の入力端子５４に接続され
、さらに非オプシ冒ンユニット７０入力端子５Ｔにも接
続されている。入力端子５４はユニット６の内部回路５
３に対して信号線１５４により接続されている。入力端
子５Ｔは信号線１５５１に介して非オプションユニツ）
７の内部のＤ型フリップフロップ５５のデータ入力端子
ＤＫ接続されると共に、プルアップ抵抗５６を通し電源
端子ＶＣＣにも接続されている。さらに、リセット信号
ｉ＃ｊ！１５０Ｆｉ非オプション３−μットＴの入力端
子５８にも接続され、入力端子５８は信号線１５６を介
してフリップフロップ５５のクロック入力端子ＣＰＫ接
続されている。フリップフロップ５５では、真の出力Ｑ
の端子１５７．および偽の出力党の端子１５８に出力が
得られる。
１２［ＨＣ示したオプションユニット５がデータ処理装
置に実装されている場合の主要部分のタイムチャートを
第３図に示す。第３図において、それぞれ１５０ 、１
５２ 、１５５ 、１５７は第２図における各部におけ
る信号線の番号と対応する。
置に実装されている場合の主要部分のタイムチャートを
第３図に示す。第３図において、それぞれ１５０ 、１
５２ 、１５５ 、１５７は第２図における各部におけ
る信号線の番号と対応する。
また、第４図はオプションユニット５−ｄｔテ−タ処理
装置に実装されていない場合の主要部分のタイムチャー
Ｉｆ示し、それぞれ１５０，１５５゜１５７は第２図の
各部における信号線の番号と対応する。
装置に実装されていない場合の主要部分のタイムチャー
Ｉｆ示し、それぞれ１５０，１５５゜１５７は第２図の
各部における信号線の番号と対応する。
次に第２図に示したオプションユニット５がデータ処理
装置に実装されている場合の動作について、第３図のタ
イムチャートを参照しながら説明する。まず、リセット
信号線１５０の状態がｔｌの時刻で１に々ると、内部回
路５０が初期化されて出力線１５２の状態は０となる。
装置に実装されている場合の動作について、第３図のタ
イムチャートを参照しながら説明する。まず、リセット
信号線１５０の状態がｔｌの時刻で１に々ると、内部回
路５０が初期化されて出力線１５２の状態は０となる。
信号線１５３を経てこの状態情報は信号線１５５に送出
され、この信号線の状態を０にする。信号線１５５はフ
リップフロップ５５のデータ入力端子りに接続されてい
るため、リセット信号線１５０が１からＯに変化する時
刻ｔ２ において、信号線１５５の状態はフリップフロ
ップ５５に取込まれる。したがって、このときにフリッ
プフロップ５５の真の出力Ｑの端子１５７の状態は０と
なる。さて、第２図に示したオプションユニット５がデ
ータ処理装置に実装されていない場合の動作について、
第４図のタイムチャートを参照しながら説明する。この
場合には、オプションユニット５がデータ処理装置に実
装されていないため、出力端子５２け駆動されることが
ない。一方、入力端子５７は信号線１５５を介してプル
アップ抵抗５６に接続されているため、信号線１５５の
状態は１である。リセット信号線１５０の状態が１から
０に変化する時刻ｔ２ においては、信号線１５５の状
態はフリップ７０ツブ５５に取込まれるため、このとき
にフリップフロップの真の出力Ｑの端子１５７の状態は
ｌとなる。
され、この信号線の状態を０にする。信号線１５５はフ
リップフロップ５５のデータ入力端子りに接続されてい
るため、リセット信号線１５０が１からＯに変化する時
刻ｔ２ において、信号線１５５の状態はフリップフロ
ップ５５に取込まれる。したがって、このときにフリッ
プフロップ５５の真の出力Ｑの端子１５７の状態は０と
なる。さて、第２図に示したオプションユニット５がデ
ータ処理装置に実装されていない場合の動作について、
第４図のタイムチャートを参照しながら説明する。この
場合には、オプションユニット５がデータ処理装置に実
装されていないため、出力端子５２け駆動されることが
ない。一方、入力端子５７は信号線１５５を介してプル
アップ抵抗５６に接続されているため、信号線１５５の
状態は１である。リセット信号線１５０の状態が１から
０に変化する時刻ｔ２ においては、信号線１５５の状
態はフリップ７０ツブ５５に取込まれるため、このとき
にフリップフロップの真の出力Ｑの端子１５７の状態は
ｌとなる。
以上説明したように、オプションユニット５がデータ処
理装置に実装させているか否かがフリップフロップ５５
の出力の状態に反映されている。
理装置に実装させているか否かがフリップフロップ５５
の出力の状態に反映されている。
（発明の詳細な説明）
本発明によるデータ処理装置には以上説明したように、
プルアップ抵抗またはプルダウン抵抗と。
プルアップ抵抗またはプルダウン抵抗と。
状態監視用フリップフロックと全具備して構成すること
Ｋよシ、非オプションユニットに何ら変更を加えること
なくオプションユニットとしても使用することができ、
しかも実装されたオプションユニットの実装状態の認識
ができるという効果がある。
Ｋよシ、非オプションユニットに何ら変更を加えること
なくオプションユニットとしても使用することができ、
しかも実装されたオプションユニットの実装状態の認識
ができるという効果がある。
第１図は従来方式のデータ処理装置の一例を示すブロッ
ク図である。 第２図は本発明によるデータ処理装置の実施例を示すブ
ロック図である。 第３図はオプションユニットが実装されている場合にお
ける本発明によるデータ処理装置の主要部分のタイムチ
ャートを示す図である。 第４図はオプションユニットが実装されていない場合に
おける本発明によるデータ処理装置の主要部分のタイオ
ングチヤードを示す図である。 １．２，５，６，７＠電・ユニット ５０．５３・・・内部回路 １３．５６・・・プルアップ抵抗 ５５・・・Ｄ形フリップフロップ １１．１２，５１．５２，５４，５７．５８・・・・・
・端 子 １００〜１０２，１５０〜１５８・・・信号線特許出願
人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
ク図である。 第２図は本発明によるデータ処理装置の実施例を示すブ
ロック図である。 第３図はオプションユニットが実装されている場合にお
ける本発明によるデータ処理装置の主要部分のタイムチ
ャートを示す図である。 第４図はオプションユニットが実装されていない場合に
おける本発明によるデータ処理装置の主要部分のタイオ
ングチヤードを示す図である。 １．２，５，６，７＠電・ユニット ５０．５３・・・内部回路 １３．５６・・・プルアップ抵抗 ５５・・・Ｄ形フリップフロップ １１．１２，５１．５２，５４，５７．５８・・・・・
・端 子 １００〜１０２，１５０〜１５８・・・信号線特許出願
人 日本電気株式会社 代理人 弁理士 井 ノ ロ 壽
Claims (1)
- 複数のユニットから構成され、前記複数のユニットのう
ちのいくつかがオプションユニットとなる構成のデータ
処理装置において、前記複数のユニットを構成する回路
の初期化のために前記オプションユニットに入力される
リセット信号と同一機、能を持つ第１の信号、ならびに
前記リセット信号により初期化される前記複数のオプシ
ョンユニットの複数の出力信号のうちの一つから成る第
２の信号をそれぞれ前記複数のオプションユニット以外
の非オプションユニットに入力し、前記第２の信号の信
号路には帥紀オプションユニットが実装されない場合に
対して確実な論理値を保証するためのプルアップ抵抗の
回路、あるいはプルダウン抵抗の回路を備え、前記第１
の信号が前記オプションユニットの初期化を完了した後
、前記第１の信号により前記第２の信号の状態を前記非
オプションユニットに取込むように構成し、これによっ
て前記オプションユニットの実装状態を認識することが
できるように状態監視用フリップフロップを具備したこ
とを特徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14886682A JPS5938830A (ja) | 1982-08-27 | 1982-08-27 | デ−タ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14886682A JPS5938830A (ja) | 1982-08-27 | 1982-08-27 | デ−タ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5938830A true JPS5938830A (ja) | 1984-03-02 |
Family
ID=15462481
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14886682A Pending JPS5938830A (ja) | 1982-08-27 | 1982-08-27 | デ−タ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5938830A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163127A (ja) * | 1985-11-15 | 1987-07-18 | デ−タ−・ゼネラル・コ−ポレ−シヨン | 電子ボ−ドの識別方法および装置 |
-
1982
- 1982-08-27 JP JP14886682A patent/JPS5938830A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62163127A (ja) * | 1985-11-15 | 1987-07-18 | デ−タ−・ゼネラル・コ−ポレ−シヨン | 電子ボ−ドの識別方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100196091B1 (ko) | 주변장치 선택 시스템 | |
| US4093946A (en) | Two-wire, multiple-transducer communications system | |
| EP0350141A2 (en) | Multifunction flip-flop-type circuit | |
| EP0619548A1 (en) | Interface circuit between a control bus and an integrated circuit suitable for two different protocol standards | |
| US4843539A (en) | Information transfer system for transferring binary information | |
| JP3256107B2 (ja) | マルチプロトコルデータバスシステム | |
| US5452308A (en) | Method for monitoring symmetrical two-wire bus lines and two-wire bus interfaces and device for carrying out the method | |
| KR960042413A (ko) | 데이터 처리 시스템 | |
| JPS634151B2 (ja) | ||
| JPS5938830A (ja) | デ−タ処理装置 | |
| JPS6227409B2 (ja) | ||
| AU595549B2 (en) | IC device compatible with input signals in the formats for two-line and four-line type bus lines | |
| JPH038126B2 (ja) | ||
| JPS60749A (ja) | 回路素子の品種名識別方法 | |
| JPH05235705A (ja) | Ｒｓフリップフロップ回路 | |
| JPS60222766A (ja) | トランスデユ−サ識別回路 | |
| EP0497504A2 (en) | Attachment identifier for information processing system | |
| JPH039428B2 (ja) | ||
| JPS60242724A (ja) | 集積論理回路 | |
| JP2714976B2 (ja) | 電気信管のデータ通信方法 | |
| KR100195184B1 (ko) | 인터럽트 엔코더 | |
| JP2560558B2 (ja) | パッケージ誤実装時の排他制御方式 | |
| JP3488250B2 (ja) | シリアルデータ通信方式 | |
| KR0176073B1 (ko) | 메시지 수신 레지스터의 구조 | |
| JPH04180437A (ja) | ゲート信号生成回路 |