JPH0831078B2 - 識別信号発生回路 - Google Patents
識別信号発生回路Info
- Publication number
- JPH0831078B2 JPH0831078B2 JP1319916A JP31991689A JPH0831078B2 JP H0831078 B2 JPH0831078 B2 JP H0831078B2 JP 1319916 A JP1319916 A JP 1319916A JP 31991689 A JP31991689 A JP 31991689A JP H0831078 B2 JPH0831078 B2 JP H0831078B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- identification signal
- logical value
- gates
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、情報処理装置に関し、特にその装置番号な
どの装置識別信号を発生する識別信号発生回路に関す
る。
どの装置識別信号を発生する識別信号発生回路に関す
る。
従来、この種の識別信号発生回路は、、装置製造工程
においてジャンパ布線工事が必要であった。
においてジャンパ布線工事が必要であった。
したがって、上述した従来の識別信号発生回路は、製
造原価が高くなるという欠点がある。
造原価が高くなるという欠点がある。
本発明の識別信号発生回路は、ORゲート、ANDゲー
ト、NANDゲート、およびEXORゲートで構成され、入力に
固定値が与えられ、必要とする情報処理装置の識別信号
に応じて前記ORゲート、ANDゲート、NANDゲート、EXOR
ゲートを選択的に用いて回路を構成するようにしたこと
を特徴とする。
ト、NANDゲート、およびEXORゲートで構成され、入力に
固定値が与えられ、必要とする情報処理装置の識別信号
に応じて前記ORゲート、ANDゲート、NANDゲート、EXOR
ゲートを選択的に用いて回路を構成するようにしたこと
を特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
この識別信号発生回路１は、ORゲート1a,2aと、ANDゲー
ト1b,2bと、NANDゲート1c,2cと、EXORゲート1d,2dとで
構成され、４種のゲートのうちの１つが使用される。同
様に、接続線10,20,30,40、または接続線11,21,31,41、
または接続線12,22,32,42、または接続線13,23,33,43が
使用される。接続線15は接続線10,11,12,13のいずれか
に接続され、接続線25は接続線20,21,22,23のいずれか
と接続され、接続線35は接続線30,31,32,33のいずれか
と接続され、接続線45は接続線40,41,42,43のいずれか
と接続される。これらの接続はいずれもプリントパター
ンにより行われる。接続線35は＋5Vと接続されて論理値
“1"が与えられ、接続線45はGNDと接続されて論理値
“0"が与えられる。
この識別信号発生回路１は、ORゲート1a,2aと、ANDゲー
ト1b,2bと、NANDゲート1c,2cと、EXORゲート1d,2dとで
構成され、４種のゲートのうちの１つが使用される。同
様に、接続線10,20,30,40、または接続線11,21,31,41、
または接続線12,22,32,42、または接続線13,23,33,43が
使用される。接続線15は接続線10,11,12,13のいずれか
に接続され、接続線25は接続線20,21,22,23のいずれか
と接続され、接続線35は接続線30,31,32,33のいずれか
と接続され、接続線45は接続線40,41,42,43のいずれか
と接続される。これらの接続はいずれもプリントパター
ンにより行われる。接続線35は＋5Vと接続されて論理値
“1"が与えられ、接続線45はGNDと接続されて論理値
“0"が与えられる。
ORゲート1a,2aは２入力ORゲートであり、入力の論理
値が“0"“0"の場合、出力の論理値は“0"であり、入力
の論理値が“0"“0"以外の場合、出力の論理値は“1"と
なる。
値が“0"“0"の場合、出力の論理値は“0"であり、入力
の論理値が“0"“0"以外の場合、出力の論理値は“1"と
なる。
ANDゲート1b,2bは２入力ANDゲートであり、入力の論
理値が“1"“1"の場合、出力の論理値は“1"であり、入
力の論理値が“1"“1"以外の場合、出力の論理値は“0"
となる。
理値が“1"“1"の場合、出力の論理値は“1"であり、入
力の論理値が“1"“1"以外の場合、出力の論理値は“0"
となる。
NANDゲート1c,2cは２入力NANDゲートであり、入力の
論理値が“1"“1"の場合、出力の論理値は“0"であり、
入力の論理値が“1"“1"以外の場合、出力の論理値は
“1"となる。
論理値が“1"“1"の場合、出力の論理値は“0"であり、
入力の論理値が“1"“1"以外の場合、出力の論理値は
“1"となる。
EXORゲート1d,2dは２入力EXORゲートであり、入力の
論理値が“0"“0"または“1"“1"の場合、出力の論理値
は“0"であり、入力の論理値が“0"“1"または“1"“0"
の場合、出力の論理値は“1"となる。
論理値が“0"“0"または“1"“1"の場合、出力の論理値
は“0"であり、入力の論理値が“0"“1"または“1"“0"
の場合、出力の論理値は“1"となる。
第２図は、第１図の識別信号発生回路においてORゲー
ト1a,2aを構成部品として使用したときの識別信号発生
回路を示す。
ト1a,2aを構成部品として使用したときの識別信号発生
回路を示す。
表１は識別信号発生回路を構成する電子部品としてOR
ゲート1a,2aまたはANDゲート1b,2bまたはNANDゲート1c,
2cまたはEXORゲート1d,2dを各々を使用した場合の接続
線15,25に表われる論理値を示す。
ゲート1a,2aまたはANDゲート1b,2bまたはNANDゲート1c,
2cまたはEXORゲート1d,2dを各々を使用した場合の接続
線15,25に表われる論理値を示す。
以上の説明において分かるように、２つの出力信号が
表わすことのできる論理値は、表１に示すように２つの
出力信号で表わされる４種の論理値が、使用するゲート
の種別により各々得られる。また、以上の説明において
は、２つの出力についてのみ説明したが、２つ以上の出
力についても同様な回路構成で得られることは明白であ
る。
表わすことのできる論理値は、表１に示すように２つの
出力信号で表わされる４種の論理値が、使用するゲート
の種別により各々得られる。また、以上の説明において
は、２つの出力についてのみ説明したが、２つ以上の出
力についても同様な回路構成で得られることは明白であ
る。
〔発明の効果〕 以上説明したように本発明は、識別信号発生回路を構
成する電子部品を選択することにより必要とする全ての
論理値を得ることができ、また、構成部品が全て電子部
品であるため、製造工程を増加させることがなく装置製
造を行なうときの製造原価を上げないという効果を奏す
る。
成する電子部品を選択することにより必要とする全ての
論理値を得ることができ、また、構成部品が全て電子部
品であるため、製造工程を増加させることがなく装置製
造を行なうときの製造原価を上げないという効果を奏す
る。
第１図，第２図は本発明の一実施例のブロック図であ
る。 1a,2a…ORゲート、1b,2b…ANDゲート、1c,2c…NANDゲー
ト、1d,2d…EXORゲート、10〜13,15,20〜23,25,30〜33,
35,40〜43,45…接続線、１…識別信号発生回路。
る。 1a,2a…ORゲート、1b,2b…ANDゲート、1c,2c…NANDゲー
ト、1d,2d…EXORゲート、10〜13,15,20〜23,25,30〜33,
35,40〜43,45…接続線、１…識別信号発生回路。
Claims (1)
- 【請求項１】ORゲート、ANDゲート、NANDゲート、およ
びEXORゲートで構成され、入力に固定値が与えられ、必
要とする情報処理装置の識別信号に応じて前記ORゲー
ト、ANDゲート、NANDゲート、EXORゲートを選択的に用
いて回路を構成するようにしたことを特徴とする識別信
号発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319916A JPH0831078B2 (ja) | 1989-12-08 | 1989-12-08 | 識別信号発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1319916A JPH0831078B2 (ja) | 1989-12-08 | 1989-12-08 | 識別信号発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03180952A JPH03180952A (ja) | 1991-08-06 |
| JPH0831078B2 true JPH0831078B2 (ja) | 1996-03-27 |
Family
ID=18115665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1319916A Expired - Fee Related JPH0831078B2 (ja) | 1989-12-08 | 1989-12-08 | 識別信号発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0831078B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61145786A (ja) * | 1984-12-19 | 1986-07-03 | Pioneer Electronic Corp | アドレス割付回路 |
-
1989
- 1989-12-08 JP JP1319916A patent/JPH0831078B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03180952A (ja) | 1991-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0456399A2 (en) | Logic module with configurable combinational and sequential blocks | |
| CA2038162A1 (en) | Programmable connector | |
| US4300060A (en) | Signal programmable multiple function flip-flop | |
| US4618849A (en) | Gray code counter | |
| KR900013720A (ko) | 프로그래머블 논리회로 | |
| US4439835A (en) | Apparatus for and method of generation of ripple carry signals in conjunction with logical adding circuitry | |
| JPH0831078B2 (ja) | 識別信号発生回路 | |
| CA1258888A (en) | Multibit digital threshold comparator | |
| KR860009550A (ko) | 테스트 데이타 부하기능을 갖춘 논리회로 | |
| JPS60749A (ja) | 回路素子の品種名識別方法 | |
| JPS59104248U (ja) | 伝達冗長回路 | |
| JPH02133682U (ja) | ||
| JPS6048775B2 (ja) | 物理機番の認識方法 | |
| JPS5938830A (ja) | デ−タ処理装置 | |
| JPS63261420A (ja) | デイジタル・コンパレ−タ | |
| JP2861364B2 (ja) | 論理回路 | |
| JPH0677050B2 (ja) | 電子回路 | |
| JPS6476211A (en) | Digital logic integrated circuit | |
| JPS60193477U (ja) | ロジツク信号観測装置用トリガ信号発生器 | |
| JPS6092178U (ja) | 試験調整装置 | |
| JPS6022356A (ja) | 大規模集積回路 | |
| JPS61267178A (ja) | ロジツク・デザイン・ル−ル・チエツク方式 | |
| JPS59119043U (ja) | 集積回路素子 | |
| JPS59119644U (ja) | ゲ−トアレ−ｉｃ | |
| JPS6326024A (ja) | 接続器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |