JPS5933975B2 - 半導体搭載装置 - Google Patents

半導体搭載装置

Info

Publication number
JPS5933975B2
JPS5933975B2 JP6713080A JP6713080A JPS5933975B2 JP S5933975 B2 JPS5933975 B2 JP S5933975B2 JP 6713080 A JP6713080 A JP 6713080A JP 6713080 A JP6713080 A JP 6713080A JP S5933975 B2 JPS5933975 B2 JP S5933975B2
Authority
JP
Japan
Prior art keywords
lead frame
vacuum
positioning jig
positioning
suction pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP6713080A
Other languages
English (en)
Other versions
JPS56164544A (en
Inventor
靖猛 川手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6713080A priority Critical patent/JPS5933975B2/ja
Publication of JPS56164544A publication Critical patent/JPS56164544A/ja
Publication of JPS5933975B2 publication Critical patent/JPS5933975B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 本発明は、半導体チップ等を半導体搭載用リードフレー
ムに圧置させる搭載装置に関するものである。
次に、第１図および第２図により従来の半導体搭載方法
を説明する。
第１図はピックアンドプレス方式の説明図で、図中１は
リードフレーム、２は接着剤又は半田ペースト、３は半
導体チップ、１０は逆錐台形などの位置決め溝１１を有
する位置決め治具を示し、半導体チップ３を位置決治具
１０の位置決め溝１１中におき、これを真空吸着ノズル
９を有する吸着具で吸着し、所定の位置に固定されてい
るリードフレーム１上に吸着具を移動させてリードフレ
ーム１に半導体チップ３を圧着させる。
しかし、この方法では位置決め治具１０で切角位置決め
されていた半導体チップ３を真空吸着し直すため、吸着
ノズル９の先端形状の平面度や平行度によるずれと、ピ
ックアンドプレス方式の機構上の組立精度によるずれを
起しやすい欠点がある。また他の方法として、第２図に
示すように、リードフレーム１を位置決め治具１０上に
位置させておき、リードフレームを直接下降させ、その
下面の接着剤、または半田ペースト２に半導体チップ３
を圧着させる方法がある。
この方法は、前記ピックアンドプレス方式のような位置
ずれはなぃが、位置決め治具１０の位置決め溝１１中の
チップ３の上面が治具１０の表面１０′ より突出して
いなければならないため、構造上の制約があり、また位
置決め溝１１が浅くなるため、半導体チップ３の正確な
位置決めが困難である。本発明は、前記の如き従来技術
を改善し、しかも比較的簡単な構造で、リードフレーム
上に半導体チップを正確に搭載することのできる半導体
搭載装置を提供せんとするものである。
本発明は、前記の如き目的を達成せんがため、接着剤又
は半田ペースト面を下向きにしたリードフレームと、位
置決め治具に、真空板とを上下に配列し、前記位置決め
治具には上面の位置決め溝と、その位置決め溝を上下に
貫通する真空吸着具の案内孔とを形成し、前記真空板上
には前記位置決め治具の案内孔に滑らかに挿入される吸
着パイプを突設すると共に、その吸着パイプの上端面を
前記位置決め治具の位置決め溝の底面の一部とし、前記
真空板の上昇または前記リードフレームと位置決め治具
との下降により半導体チツプを吸着パイプの先端を含む
位置決め溝により位置決めして真空吸着し、そのままリ
ードフレームに圧着することができるようにしたもので
ある。
以下本発明の実施の一例を第３図乃至第７図により具体
的に説明する。第３図は本発明を適用した半導体搭載装
置の一実施例を示す断面図、第４図乃至第６図は第３図
に示す装置の工程を示す説明図である。
これらの図において、１はリードフレーム、１５は位置
決め治具、１９は真空板を示す。前記リードフレーム１
は、リードフレームパレツト１２に保持され、コンベヤ
ベルト等でパレツトガイド１３にガイドされて水平方向
に静かに間欠送り出され、定位置に位置決めされる。
なおこのリードフレーム１は、前工程で接着剤または半
田ペースト２がパターン印刷されており、この印刷面が
下向にされた状態で保持されている。位置決め治具１５
は、位置決めガイド１４にガイドされて搬送され、前記
リードフレーム１と対応してその下方に位置決めされる
。この位置決め治具１５には、その上面に逆錐台形の位
置決め溝１８を形成すると共に、その位置決め溝１８と
同心状に上下に貫通する後述の真空吸着パイプの案内孔
２５を形成する。
真空板１９には、真空室２０が形成されており、その真
空室２０に連通する吸着パイプ１６を上向きに突設する
。
この吸着パイプ１６は、前記位置決め治具の案内孔２５
中に滑らかに挿入される寸法および精度を有し、しかも
その上端は、吸着パイプ１６を前記案内孔２５に挿入し
たとき、前記位置決め溝１８の底の一部となるように正
確に仕上げる。２１は真空ホース、２２は真空開放弁、
２３は切替弁、２４は真空ポンプである。
前記の本発明の半導体搭載装置は、リードフレーム１と
位置決め治具１５とを定位置に静止させておき、真空板
１９を第３図の矢印Ａ，ｂで示すように上下させるか、
或いは、真空板１９を定位置に静止させておき、リード
フレーム１と位置決め治具１５とを矢印Ｃ，ｄに示すよ
うに上下させるようにする。
次に前記の如き構成よりなる本発明の搭載装置の搭載方
法を説明する。
先ず、半導体テツプ３を位置決め治具１５の位置決め溝
１８中に定置させておき、真空ポンプ２４を駆動して真
空板１９の真空室２０を真空にさせ、これに連通する吸
着パイプ１６の吸着孔１７も真空に近い状態とする。
この状態において、真空板１９を矢印ａ方向に上昇させ
、あるいはリードフレーム１と位置決め治具１５とを同
時に一体的に矢印ｄ方向に下降させる。
すると吸着パイプ１６が位置決め治具１５の案内孔２５
中に挿入され、その吸着パイプ１６の上端が位置決め溝
１８の底面と一致したとき半導体チツプ３が吸着パイプ
１６の上端に吸着される。このとき本発明においては、
吸着パイプ１６の上端面が位置決め溝１８の底面の一部
をなすように構成されているので、仮りに前工程で位置
決め溝１８中に投入された半導体テツプ３が正しい位置
に定置されていなくても、半導体チツプ３は正しい位置
に位置決めされ、その状態で吸着パイプの先端に吸着保
持される。かくして吸着パイプ１６の先端に吸着された
半導体チツプ３は、真空板１９の上昇またはリードフレ
ーム１と位置決め治具１５との下降によりリードフレー
ム１の下面の接着剤または半田ペースト２に接して圧着
される。
（第４図乃至第６図参照）また、第７図に示すように、
リードフレームガイド１３と位置決め治具１５とを連結
し、一体となつてガイド棒２７をガイドとしてｇ方向に
下降するようにすれば、固定した真空板１９の吸着パイ
プ２６の先端形状は、完全に位置出しされた状態で動く
ことなくリードフレームガイド１３に定置されているリ
ードフレーム１により正確な搭載が可能となる。
このように、本発明においては、位置決め治具内に半導
体チツプを仮位置決めし、その場合少しぐらい位置ずれ
があつても吸着パイプに吸着する時完全に位置決めがな
され、一回の突き上げ動作だけで正確な搭載をすること
ができる。
以上述べた如く、本発明の半導体搭載装置は、位置決め
治具の位置出し溝内に半導体テツプを仮位置決めするだ
けで、突き上げ動作により搭載を完了するようにしたの
で機構も簡単となり、位置ずれすることなく高精度の搭
載をすることができる。
また多数個を同時に一動作で搭載することもできるので
、搭載に要する費用を大巾に節減することができる効果
がある。
【図面の簡単な説明】
第１図は従来のピツクアンドプレス方式を示す説明図、
第２図はリードフレームを下降させる従来の搭載方法を
示す説明図、第３図は本発明を適用した一実施例を示す
断面図、第４図乃至第６図は第３図に示す装置の工程を
示す説明図、第７図は本発明の他の実施例を示す一部断
面図である。 １・・・リードフレーム、２・・・接着剤又は半田ペー
スト、３・・・半導体チツブ、１２・・・リードフレー
ム、パレツト、１３・・・リードフレームガイド、１４
・・・位置決め治具ガイド、１５・・・位置決め治具、
１６・・・吸着パイプ、１７・・・吸着孔、１８・・・
位置決め溝、１９・・・真空板、２０・・・真空室、２
１・・・真空ホース、２２・・・真空開放弁、２３・・
・切替弁、２４・・・真空ポンプ、２５・・・ガイド孔
、２６・・・吸着具、２７・・・ガイド棒。

Claims (1)

    【特許請求の範囲】
  1. １ 接着剤又は半田ペーストを下向に装備したリードフ
    レームと、位置決め治具と、真空板とを上下に配列し、
    その位置決め治具には上面の位置決め溝と、その位置決
    め溝を上下に貫通する真空吸着パイプの案内孔を形成し
    、前記真空板には前記位置決め治具の案内孔に滑らかに
    挿入される中空の吸着パイプを突設すると共に、その吸
    着パイプの上端面を前記位置決め治具の位置決め溝の底
    面の一部とし、前記真空板の上昇又は前記リードフレー
    ムと位置決め治具の下降により、半導体チップを吸着パ
    イプの先端を含む位置決め溝により位置決めして真空吸
    着し、そのままリードフレームに圧着できるようにした
    ことを特徴とする半導体搭載装置。
JP6713080A 1980-05-22 1980-05-22 半導体搭載装置 Expired JPS5933975B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6713080A JPS5933975B2 (ja) 1980-05-22 1980-05-22 半導体搭載装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6713080A JPS5933975B2 (ja) 1980-05-22 1980-05-22 半導体搭載装置

Publications (2)

Publication Number Publication Date
JPS56164544A JPS56164544A (en) 1981-12-17
JPS5933975B2 true JPS5933975B2 (ja) 1984-08-20

Family

ID=13336002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6713080A Expired JPS5933975B2 (ja) 1980-05-22 1980-05-22 半導体搭載装置

Country Status (1)

Country Link
JP (1) JPS5933975B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175132A (ja) * 1983-03-23 1984-10-03 Nec Corp テ−プキヤリア方式による半導体装置の製造方法
FR2672428B1 (fr) * 1991-02-04 1993-05-28 Schiltz Andre Procede et dispositif d'insertion de puces dans des logements d'un substrat par tete d'encollage.
CN112850012B (zh) * 2020-12-30 2022-06-03 紫光宏茂微电子(上海)有限公司 芯片自动转移设备

Also Published As

Publication number Publication date
JPS56164544A (en) 1981-12-17

Similar Documents

Publication Publication Date Title
KR100237662B1 (ko) 전자부품실장장치 및 실장방법
JPS6320846A (ja) 外部リ−ド接合装置
KR100950250B1 (ko) 이젝터의 칩 지지장치
JPS5933975B2 (ja) 半導体搭載装置
JP2765190B2 (ja) フリップチップのボンディング装置
JP3102241B2 (ja) 電子部品のボンディング装置およびボンディング方法
JP3440803B2 (ja) チップの突き上げ方法
JP4119598B2 (ja) 電子部品実装装置および電子部品実装方法
JPH05226412A (ja) アウタリードボンディング方法およびその装置
JP2746989B2 (ja) チップの位置決め方法およびその装置、インナリードボンディング装置およびインナリードボンディング方法
JPH10598A (ja) 金型装置およびそれを用いた部品供給装置
JPH02235400A (ja) 電子部品装着装置
JPH08203962A (ja) チップ位置決め装置、チップステージおよびインナリードボンディング装置ならびに方法
JPH11121911A (ja) コネクタのボンディング装置およびボンディング方法
JP3351314B2 (ja) 導電性ボールの搭載装置および搭載方法
JP2678664B2 (ja) ハンドリング装置およびハンドリング方法
JPH04793B2 (ja)
US5155901A (en) Integrated circuit lead frame positioner apparatus and method
JPH06277972A (ja) 位置決め機構および方法
JP3208846B2 (ja) タブデバイスのボンディング方法
JP4079508B2 (ja) 部品実装方法
JPH05275506A (ja) 半導体装置の検査装置
JPH034029Y2 (ja)
JP2551180B2 (ja) 半導体装置の製造方法
JP2001291951A (ja) 導電性ボールの移載装置および移載方法