JPS592365A - ダイナミツク型半導体記憶装置 - Google Patents

ダイナミツク型半導体記憶装置

Info

Publication number
JPS592365A
JPS592365A JP57111187A JP11118782A JPS592365A JP S592365 A JPS592365 A JP S592365A JP 57111187 A JP57111187 A JP 57111187A JP 11118782 A JP11118782 A JP 11118782A JP S592365 A JPS592365 A JP S592365A
Authority
JP
Japan
Prior art keywords
wiring
potential
power supply
supply line
sense amplifiers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57111187A
Other languages
English (en)
Inventor
Tomio Nakano
中野　富男
Masao Nakano
正夫 中野
Junji Ogawa
淳二 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57111187A priority Critical patent/JPS592365A/ja
Priority to US06/508,504 priority patent/US4545037A/en
Priority to IE1505/83A priority patent/IE55363B1/en
Priority to DE8383303737T priority patent/DE3380542D1/de
Priority to EP83303737A priority patent/EP0098156B1/en
Publication of JPS592365A publication Critical patent/JPS592365A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明はダイナミック型の半２導体記憶装置に関し、特
にメモリセルの情報記憶用キャパシタの一方の電極を形
成する共通対向電極の電位差でメモリの高感度センスア
ンプが誤動作しないようにするものである。
技術の背景 グイナミソク型メモリはセンスアンプからのビット線の
引き出し方により第１図１ａ）のホールデッドビットラ
イン型と、（ｂｌのオープンピッ１〜ライン型に大別さ
れる。ｌａｌの場合はビット線対ＢＬ、−１３Ｌに多数
接続される１トランジスタ１キヤパシタ型メモリセル（
図示せず）の対向電極Ｐは共通の導電体プレートを使用
できるが、（ｂｌの場合の対向電極ＰＩ、Ｐ２はセンス
アンプＳＡを境に物理的に２分される。ＷＬはワード線
である。センスアンプＳＡはメモリセルの記憶情報に応
じたピント線対ＢＬ、ＢＬの微小電位差を検出する感度
を有しているので、ノイズにより誤動作しやすい。この
ノイズの一因に左右に分離した対向電極Ｐ＋、Ｐ２の電
位不均衡が挙げられる。
従来技術と問題点 この電位不均衡を避けるには対向電極ＰＩ、Ｐ２の複数
点を周辺回路ｐｃ等を走る電ａ線ＶｓｓまたはＶｃｃに
接続することが考えられる。即ち対向電極は通常＋５■
である電源Ｖｃｃへ接続して該電極下部のＶ型半導体基
板に反転層を作り該反転層および基板表面の絶縁層と共
にキャパシタを形成する方式、および基板表面は不純物
注入でディプリーション型にして反転層形成のための対
向電極への正電圧印加を不要し該電極へは通常ＯＶであ
る電源Ｖｓｓを印加する方式があるが、対向電極の任意
複数点を、前者の場合はＬ記電源線の一方Ｖｃｃへ後者
の場合は上記電源線の他方ＶＳＳへ接続して対向電極各
部の電位の均衡化を図ることが考えられる。しかし、周
辺回路ＰＣ内には各種のクロックを発生ずる回路があり
それが動作するとき該電源線の電位は局所的に変動する
。しかも対向電極ＰＩ、Ｐ２の面積が広く、且つその素
材は多結晶シリコンなどからなって高い抵抗を有するの
で、該電源線の電位変動が対向電極ＰＩ、Ｐ２の隅々６
４まで即時に伝達されることはなく、このため選択した
リアルセルとダミーセルのキャパシタ対向電極部分に電
位差が生し、センスアンプＳＡを誤動作させる恐れがあ
る。
第１図（ｂｌは上記の具体例で、対向電極Ｐ＋、Ｐ２の
両端縁部にアルミニウム（Ａ　ｉ　）　配線１〜４をは
わせ、それらを各所５で対向電極にコンタクトさ、４４
８更にその端９ｉを電源線ＶｃｃまたはＶｓｓにする。
しかし、電源線Ｖｃｃ、Ｖｓｓ利用の電位均等化では、
回路動作等による該電源線の局所的な電位変動が配線１
〜４を介して対向電極に伝達されむしろ該対向電極の各
部電位不均一を招くという問題がある。また図示しない
がセンスアンプＳＡと平行に走る配線βで対向電極ＰＩ
、Ｐ２の電位平衡化を図ることら考えられる。しかしこ
の部分は点線で略示したように多数のセンスアンプがビ
ット線と直交従ってワード°線と平行に配列されており
、余りスペースがとれない。また広いかつ高抵抗の対向
電極の電位均等化にはこの程度では不充分であり、また
配線上の問題もある。即ち図示のような交差する配線群
がある場合は多層配線になり、この場合−・層をアルミ
とすれば他層は多結晶シリコンとする等配線材料を変え
るのが適当であるが、配線ｌには低抵抗のアルミが望ま
しく、アルミはワード線に使用されることが多いので、
この点で配線ｌの実施には難がある。
発明の目的 本発明は上記種々の問題を解決して、対向電極Ｐ１、Ｐ
２のより正確な電位分布均一化を図ろうとするものであ
る。
発明の構成 本発明は、メモリセルの情報記憶用キャパシタの一方の
電極を形成する対向電極がセンスアンプを境に２分され
たダイナミック型半導体記憶装置において、該対向電極
の各々をビット線と直交する方向に横切り且つ当該対向
電極に複数の点で接続される第１の配線と、これら第１
の配線の一端を共通に接続する第２の配線と、該第２の
配線の略中央部を周辺回路の電源線に接続する第３の配
線とを備えてなることを特徴とするが、以下図面を参照
しながらこれを詳細に説明する。
発明の実施例 第２図は本発明の一実施例を示す図で、第１図と同一部
分には同一符号が付しである。本例が第１図と異なる点
は、対向電極ＰＩ、Ｐ２をワード線方向に走り、該電極
に各所でコンタクトした配線１〜４，１０．１１の各端
部を共通に／ｌ配線１２でシ日−トシ、該配線１２の中
央部１点だけを配線１３で電源線ＶｓｓまたはＶｃｃに
接続した点である。このようにすれば電源線Ｖｓｓに局
所的な電位変動があってもそれは配線１３で１箇所の該
電位変動のみが取出され、配線１〜４’、１０．１１を
介して対向電極Ｐ１．Ｐ２に共通に伝えられるので、該
電位変動・が伝播する時間を考慮しても、センスアンプ
ＳＡを中心に対称位置にある配線対（２：　　ｓ〉、　
（１０，１１）、　　（１，４）の電位はそれぞれ等し
く保たれ、それらに接続する対向電極ＰＩ、Ｐ２部分も
等電位にある。センスアンプＳＡは電極Ｐｉ側とＰ２側
つまり左、右のビット線の電位差に応動するから、時間
的もしくは空間的な電位変動があっても左、右対称なら
応動せず、従ってこの第２図の結線により対向電極の電
位不拘によるセンスアンプの誤動作は大幅に回避される
。第２図では対向電極Ｐ１．Ｐ２の中央部にも配線１０
．１１が設けられ、これによって第１図ｆｂｌの場合よ
り更に電位分布は均等になる。勿論、か−る配線１，２
．・・・・・・１０．１１は多数本布設すればより効果
的であるが、そのようにするとセルの設置面積が減少し
たり、レイアウトが複雑になる等の問題を生ずるので数
は制限され、各対向電極につき１本の中央部配線という
程度が実用的ではある。尚、列デコーダあるいは列選択
線のクランプ回路の電源配線も個々に主電源線Ｖｃｃま
たはＶｓｓにつなくのではなく、第２図と同様にまとめ
て１個所で接続するとよい。
第３図は１トランジスタ１キヤパシタ型ダイナミツクメ
モリセルの等価回路図で、２０はトランスファーゲート
、２１はＭＯ３容量である。この容量２１はディプレッ
ション型で、その対向電極はＰｌまたはＢ２の一部であ
る。なお対向電極は第１図、第２図では平板状体で表わ
したが実際には各メモリセルのキャパシタの電極を、み
な同電位であるから連結させただけのものであり、トラ
ンスファーゲート部などは開口とするので多数の孔のあ
いたいわばメソン工状である。この点も対向電極の電気
抵抗増大に一役冒っでいる。
発明の効果 以上述べたように本発明によれば、センスアンプの左右
に分離配置される対向電極の電位差を効果的に吸収でき
るので、高感度の差動増幅動作が可能となる。
【図面の簡単な説明】
第１図はダイナミックメモリの対向電極の説明図、第２
図は本発明の一実ＪＡｉ例を示す説明図、第３図は１ト
ランジスタ型ダイナミツクセルの等価回路図である。 図中、ＰＩ、Ｂ２は対向電極、ＳＡはセンスアンプ、Ｂ
Ｌ、Ｂ１．、はビット線、Ｖｓｓは周辺回路の電源線、
１〜４．１０．１１は第１の配線、１２は第２の配線、
１３は第３の配線である。 出願人　富士通株式会社 代理人弁理士　　青　　柳　　　　稔 第１図 ＬＢＬ （ｂ） 第２図

Claims (1)

    【特許請求の範囲】
  1. メモリセルの情報記憶用キャパシタの一方の電極を形成
    する対向電極がセンスアンプを境に２分されたダイナミ
    ック型半導体記憶装置において、該対向電極の各々をピ
    ント線と直交する方向に横切り且つ当該対向電極に複数
    の点で接続される第１の配線と、これら第１の配線の一
    端を共通に接続する第２の配線と、該第２の配線の略中
    央部を周辺回路の電源線に接続する第３の配線とを備え
    てなることを特徴とするダイナミック型半導体記憶装置
    。
JP57111187A 1982-06-28 1982-06-28 ダイナミツク型半導体記憶装置 Pending JPS592365A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP57111187A JPS592365A (ja) 1982-06-28 1982-06-28 ダイナミツク型半導体記憶装置
US06/508,504 US4545037A (en) 1982-06-28 1983-06-28 Dynamic semiconductor memory device with balanced sensing arrangement
IE1505/83A IE55363B1 (en) 1982-06-28 1983-06-28 Dynamic semiconductor memory device
DE8383303737T DE3380542D1 (en) 1982-06-28 1983-06-28 Dynamic semiconductor memory device
EP83303737A EP0098156B1 (en) 1982-06-28 1983-06-28 Dynamic semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57111187A JPS592365A (ja) 1982-06-28 1982-06-28 ダイナミツク型半導体記憶装置

Publications (1)

Publication Number Publication Date
JPS592365A true JPS592365A (ja) 1984-01-07

Family

ID=14554694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57111187A Pending JPS592365A (ja) 1982-06-28 1982-06-28 ダイナミツク型半導体記憶装置

Country Status (5)

Country Link
US (1) US4545037A (ja)
EP (1) EP0098156B1 (ja)
JP (1) JPS592365A (ja)
DE (1) DE3380542D1 (ja)
IE (1) IE55363B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60193373A (ja) * 1984-03-14 1985-10-01 Mitsubishi Electric Corp 半導体記憶装置
JP2001118999A (ja) * 1999-10-15 2001-04-27 Hitachi Ltd ダイナミック型ｒａｍと半導体装置
US6898109B2 (en) 2001-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device in which bit lines connected to dynamic memory cells extend left and right of sense amplifier column
JP2010009667A (ja) * 2008-06-26 2010-01-14 Elpida Memory Inc 半導体記憶装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4634901A (en) * 1984-08-02 1987-01-06 Texas Instruments Incorporated Sense amplifier for CMOS semiconductor memory devices having symmetrically balanced layout
JPH0766659B2 (ja) * 1986-01-30 1995-07-19 三菱電機株式会社 半導体記憶装置
JPH07111823B2 (ja) * 1986-03-18 1995-11-29 三菱電機株式会社 半導体記憶装置
KR890002812B1 (ko) * 1986-11-28 1989-07-31 삼성전자 주식회사 씨모오스 디램에서 레이아웃이 최적화된 감지증폭기
JPH01171195A (ja) * 1987-12-25 1989-07-06 Sony Corp メモリ装置
US5087951A (en) * 1988-05-02 1992-02-11 Micron Technology Semiconductor memory device transistor and cell structure
KR910009551B1 (ko) * 1988-06-07 1991-11-21 삼성전자 주식회사 메모리장치의 센스앰프 분할 제어회로
US5321647A (en) * 1992-05-07 1994-06-14 International Business Machines Corp. Semiconductor memory device and operational method with reduced well noise
US6009024A (en) * 1997-03-27 1999-12-28 Matsushita Electric Industrial Co., Ltd. Semiconductor memory
US6815234B2 (en) * 2002-12-31 2004-11-09 Infineon Technologies Aktiengesellschaft Reducing stress in integrated circuits

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387286A (en) * 1967-07-14 1968-06-04 Ibm Field-effect transistor memory
JPS6044752B2 (ja) * 1978-04-24 1985-10-05 日本電気株式会社 ダイナミツクメモリ
US4286178A (en) * 1978-06-12 1981-08-25 Texas Instruments Incorporated Sense amplifier with dual parallel driver transistors in MOS random access memory
US4255679A (en) * 1978-10-30 1981-03-10 Texas Instruments Incorporated Depletion load dynamic sense amplifier for MOS random access memory
US4240845A (en) * 1980-02-04 1980-12-23 International Business Machines Corporation Method of fabricating random access memory device
JPS5948477B2 (ja) * 1980-03-31 1984-11-27 富士通株式会社 半導体記憶装置
JPS5832789B2 (ja) * 1980-07-18 1983-07-15 富士通株式会社 半導体メモリ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60193373A (ja) * 1984-03-14 1985-10-01 Mitsubishi Electric Corp 半導体記憶装置
JP2001118999A (ja) * 1999-10-15 2001-04-27 Hitachi Ltd ダイナミック型ｒａｍと半導体装置
US6501672B1 (en) 1999-10-15 2002-12-31 Hitachi, Ltd Dynamic random access memory (DRAM) capable of canceling out complementary noise developed in plate electrodes of memory cell capacitors
US6807120B2 (en) 1999-10-15 2004-10-19 Hitachi, Ltd. Dynamic random access memory (DRAM) capable of canceling out complementary noise developed in plate electrodes of memory cell capacitors
US6944080B2 (en) 1999-10-15 2005-09-13 Hitachi, Ltd. Dynamic random access memory(DRAM) capable of canceling out complimentary noise developed in plate electrodes of memory cell capacitors
US7274613B2 (en) 1999-10-15 2007-09-25 Elpida Memory, Inc. Dynamic random access memory (DRAM) capable of canceling out complementary noise development in plate electrodes of memory cell capacitors
US6898109B2 (en) 2001-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device in which bit lines connected to dynamic memory cells extend left and right of sense amplifier column
US7002866B2 (en) 2001-11-20 2006-02-21 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
JP2010009667A (ja) * 2008-06-26 2010-01-14 Elpida Memory Inc 半導体記憶装置

Also Published As

Publication number Publication date
US4545037A (en) 1985-10-01
EP0098156A3 (en) 1987-01-07
IE55363B1 (en) 1990-08-29
EP0098156B1 (en) 1989-09-06
DE3380542D1 (en) 1989-10-12
EP0098156A2 (en) 1984-01-11
IE831505L (en) 1983-12-28

Similar Documents

Publication Publication Date Title
US5815428A (en) Semiconductor memory device having hierarchical bit line structure
US5313426A (en) Semiconductor memory device
JPS592365A (ja) ダイナミツク型半導体記憶装置
JPS60254489A (ja) 半導体記憶装置
US5297087A (en) Methods and devices for accelerating failure of marginally defective dielectric layers
US4535423A (en) Semiconductor memory device
JPH0760858B2 (ja) 半導体メモリ装置
US4922453A (en) Bit line structure of dynamic type semiconductor memory device
TWI230945B (en) Semiconductor memory circuit
EP0544320A2 (en) Semiconductor memory cell
KR20000006537A (ko) 단일프리차지소자를갖는인터리브센스증폭기
JPS6362837B2 (ja)
US20020085428A1 (en) Arrangement of bitline boosting capacitor in semiconductor memory device
JPH037961Y2 (ja)
JP4523681B2 (ja) 半導体集積回路装置
JPH0982911A (ja) ダイナミック型半導体記憶装置
JP2938493B2 (ja) 半導体記憶装置
JP3208626B2 (ja) 半導体記憶装置
JP2751298B2 (ja) 半導体記憶装置
JP2562460B2 (ja) ダイナミック・ランダム・アクセス・メモリ装置およびその製造方法
JPH06104401A (ja) 半導体メモリ装置
JP2743459B2 (ja) 半導体記憶装置
JPS596067B2 (ja) 半導体メモリ
JPH05198178A (ja) 半導体メモリ装置
JPH035670B2 (ja)