JPS59229841A - セラミツク基板およびセラミツク基板の製造法 - Google Patents

セラミツク基板およびセラミツク基板の製造法

Info

Publication number
JPS59229841A
JPS59229841A JP9545583A JP9545583A JPS59229841A JP S59229841 A JPS59229841 A JP S59229841A JP 9545583 A JP9545583 A JP 9545583A JP 9545583 A JP9545583 A JP 9545583A JP S59229841 A JPS59229841 A JP S59229841A
Authority
JP
Japan
Prior art keywords
circuit
ceramic
conductor
plating
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9545583A
Other languages
English (en)
Inventor
「くわ」島 秀次
Hideji Kuwajima
Takao Yamada
隆男 山田
Mamoru Kamiyama
上山 守
Naoki Fukutomi
直樹 福富
Yutaka Yokoyama
豊 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP9545583A priority Critical patent/JPS59229841A/ja
Publication of JPS59229841A publication Critical patent/JPS59229841A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はセラミック基板およびセラミック基板の製造法
に関する。
従来セラミック基板は、セラミックグリーンシート(以
下グリーンシートという)の一方の表面にタングステン
、モリブデン寺の導体ペーストを用いて回路を形成して
いる。このようなセラミック基板は回路におけるメタラ
イズ層の接着強度は十分でるるか、セラミックスの厚さ
が約0.4〜0.8mmと厚く、かつセラミックスは金
属に比較し熱伝導率が低いため放熱性が悪いという欠点
がある。例えばセラミック基板の回路上にはパワートラ
ンジスタ、パワーサイリスタ、パワーダイオード等のパ
ワー半導体素子が塔載され、配線、樹脂封止等の工程を
経てパワーモジュール化して使用される。そしで動作中
にこれらパワー半導体素子から発生する熱はセラミック
基板を通して放熱されるが、セラミックスの放熱性が悪
いためパワー半導体素子の直下は高温にさらされ、パワ
ー半導体素子のろう付に使用したはんだ、銀ろう等が部
分的に高温となシ熱劣化によるろう封部が剥離する等の
不良が発生しパワーモジュールの寿命を低下させていた
放熱性を良くするためにセラミック基板の裏面(回路を
形成した部分の反対側の表面)に導体ペーストを印刷し
て放熱面とした導体パターンを形成したが十分な放熱性
を持たせることができなかった。
本発明はこれらの欠点のないセラミック基板およびセラ
ミック基板の製造法を提供することを目的とするもので
ある。
本発明は回路を形成した表面と導体パターンを形成した
他の表面との間に中間導体パターン1埋込み形成してな
るセラミック基板および一方の表面に回路を形成した回
路形成セラミック板または一方の表面に回路を形成し、
他方の表面にセラミック基板中に埋込まれる中間導体パ
ターンを形成した回路形成セラミック板と、一方の表面
又は両面に導体パターンを形成した導体形成セラミック
板とを1回路形成セラミック板の回路を形成した面と導
体形成セラミック板の導体パターンを形成した面とが表
面(外側面)になるように重ねて焼成するセラミック基
板の製造法に関する。
なお本発明において回路とは電圧信号、電流を供給伝播
するための配線のことであり、導体パターンとは放熱を
促進するための金属層のことである。
回路を形成した表面と導体パターンを形成した他の表面
との間に埋込まれる中間導体パターンは一層に限らず複
数層形成してもよい。
焼成後′に回路又は導体パターンにメッキ処理してもよ
い。メッキ処理はニッケルメッキ処理、ニッケルメッキ
と銅メッキとの二重メッキ処理、ニッケルメッキと金メ
ッキとの二重メッキ処理等が、適用されるが価格の面か
らニッケルメッキ処理。
ニッケルメッキと銅メッキの二重メッキ処理で行なうこ
とが好ましい。メッキの厚さについては特に制限はない
が、ニッケルメッキ処理のみの場合は1μn1以上あれ
ば十分でるるが10μm以上あればより好ましい。また
ニッケルメッキと銅メッキとの二重メッキ処理の場合は
、ニッケルメッキは1〜4μmの範囲でメッキすること
が好ましく。
50μm以上であればさらに好ましい。メッキの処理法
についても特に制限はな〈従来公知の方法で行なうもの
とする。
回路、導体パターンおよび中間導体パターンを形成する
材料としては、タングステン、モリブデン、銀、銀−パ
ラジウム、金等が用いられ、t−た回路形成セラミック
板および導体形成セラミック板はグリーンシートを用い
てもよく、これを焼結したセラミック板を用いても7−
よい。グリーンシートを用いる場合には焼成前に両セラ
ミック板を圧着することが好ましい。
また中間導体パターンは回路との絶縁性の保持およびセ
ラミック板を一体化して強度を持たせるために緑を少し
残して全面に形成することが好ましい。同様に導体パタ
ーンも回路との絶縁性を保持するため緑を少し残して全
面に形成することが好ましい。
得られるセラミック基板の厚さは強度および放熱性の面
から0.3〜0.8mであることが好ましい。
本発明では中間導体パターンと表面の導体パターンとの
間にスルーホール(穴)を形成すればさらに放熱性が向
上するので好ましく、その開孔率はセラミック板の面積
に対し1%以上めれば十分でるるか、5チ以上でるれば
さらに放熱性が向上するので好ましい。穴径としては作
業性および使用する導体ペーストの緻密化のため0.2
〜20■であることが好ましく、0.2〜1.0 mm
であればさらに好ましい。
以下実施例によシ本発明を説明する。
実施例1 第1表に示す組成の材料をボールミルにて50時間均一
に混合した後ドクターブレード法によりテープキャステ
ィングして厚さ0.35mmのグリーンシートを得た。
次に第1図に示す如く前述のグリーンシート1の一方の
表面にタングステンベース) (3TW−1200:日
立化成製、商品名)を印刷して回路2を形成し、他方の
表面には中間導体パターン3を形成し2回路形成セラミ
ック板4とした。
上記とは別に第2図に示す如く他のグリーンシート1に
直径1.0 mmの穴(スルーホール)5を1、5 W
Hn格子でろけ、この中に前述のタングステンペースト
を緻密に充填し、さらに一方の表面に導体パターン6を
形成し、導体形成セラミック板7とした。
次に第3図に示す如く回路形成セラミック板4の回路2
を形成した面と導体形成セラミック板7の導体パターン
6を形成した面とが表面(外側面)になるように重ねそ
れを圧着した後空気中で200℃まで50℃/時間の昇
温速度で加熱し、200℃で1時間保持した後、200
’ICからは水素雰囲気中で30℃/時間の昇温速度で
155o″Cまで昇温させて焼成し、その後無電解ニッ
ケルメッキにて2μmの厚さにメッキ被膜を施してセラ
ミック基板を得た。
上記のセラミック基板についてレーザーフラッシュ法熱
定数測定装置により熱抵抗を測定したところ0.8℃/
W(ワット)でめった。
実施例2 実施例1で得たグリーンシートを大気中で1520℃で
焼成して焼結したセラミック板を得た。
上記とは別のグリーンシートに直径1.2mの穴を1.
8 am格子であけた後上記と同様の条件にて焼成して
焼結した穴付のセラミック板を得た。
次にタルク87.5重量部、ドロマイト12.5重量部
、アルミナ20重量部をボールミルで1000時間混合
後、乾燥し、その後エチルセルロース5重量部、テルピ
ネオール20X量部を加え3本ロールミルで混合して得
た接着ペーストを前述の焼結したセラミック板および穴
付のセラミック板の両表面と穴の内面に約10μmの厚
さに塗布した。
さらにセラミック板の一方の表面には実施例1と同様の
タングステンペーストにて実施例1と同様の回路を形成
し、他方の表面には実施例1と同様の中間導体パターン
を形成し1回路形成セラミック板とした。
また前述の穴付のセラミック板の穴の中には実施例1と
同様にタングステンペーストを緻密に充填し、さらに一
方の表面に導体パターンを形成し導体形成セラミック板
とした。
次に回路形成セラミック板の回路を形成した面と導体形
成セラミック板の導体パターンを形成した面とが表面(
外側面)になるように重ねた後空気中で200℃まで室
温から10時間で昇温し。
200℃からは水素雰囲気中で1450 ℃まで30時
間で昇温させて焼成し、その後無醋解ニッケルメッキに
て2μmの厚さにメッキ被膜を施してセラミック基板を
得た。
上記のセラミック基板を実施例1と同様の装置にて熱抵
抗を測定したととろα95℃/Wでめった。
実施例3 メッキ処理が無電解ニッケルメッキにて2μmの厚さ、
硫酸鋼メッキにて100μmの厚さにメッキ被膜を施し
た以外は実施例1と同様の工程を経てセラミック基板を
得た。このセラミック基板を実施例1と同様の装置にて
熱抵抗を測定したところ淀0.6℃/Wでめった。
実施例4 メッキ処理が無電解ニッケルメッキにて2μmの厚さ、
硫酸鋼メッキにて20μmの厚さにメッキ被膜を施した
以外は実施例2と同様の工程を経てセラミック基板を得
た。このセラミック基板を実施例1と同様の装置にて熱
抵抗を測定したところ0.75℃/Wでめった。
比較例1 実施例1で得たグリーンシートを2枚貼り合わせ厚さ0
.70mmのグリーンシートとした。このグリーンシー
トの一方の表面に実施例1と同様のタングステンペース
トにて実施例1と同様の回路を形成し、他方の表面には
実施例1と同様の導体パターンを形成し、以下実施例1
と同様の焼成およびメッキ処理工程を経てセラミック基
板を得た。
このセラミック基板を実施例1と同様の装置にて熱抵抗
を測定したところ1.20℃/Wでめった。
比較例2 外 メッキ処理を実施例3の方法で行なった以下は比較例1
と同様の工程を経てセラミック基板を得た。このセラミ
ック基板を実施例1と同様の装置にて熱抵抗を測定した
とと61,05℃/Wであった。
本発明によれば、中間導体パターンを形成しない従来の
セラミック基板に比較し9本発明の実施例になるセラミ
ック基板は熱抵抗を約20〜4゜チ向上することができ
るため放熱性の良いセラミック基板を得ることができる
【図面の簡単な説明】
第1図、第2図および第3図は1本発明の実施例になる
セラミック基板の製造工程を示す縦断面図でろる。 符号の説明 l・・・グリーンシート   2・・・回路3・・・中
間導体パターン 4・・・回路形成セラミック板 5・・・穴         6用導体パターン7・・
・導体形成セラミック板 第1図 手続補正書(方式) 昭和 58年 9月1イi日 特許庁長官殿 、事件の表示 昭和58年特許願第95455号 一1発明の名称 セラミック基板およびセラミック基板の製造法4、補正
をする者 事件との関係     特許出願人 名 称 (445) 日立化成工業株式会社−代 理 
人 !補正の対象 明細書全文 ノ補正の内容 手続補正書(自発) 特許庁長官殿 18事件の表示 昭和58年特許願第95455号 2発明の名称 セラミック配線板及びセラミック配線板の製造法(新名
称)3補正をする者 事イ1との1illl#−特許出願人 名 栓 (445) B立化成工業株式会社4  代 
   理    人 電話東京346−3111(大代表) 5、補正の対象 発明の名称および明細書全文 別紙 明    細    書 1、発明の名称 セラミック配線板およびセラミック配線板の製造法 2、特許請求の範囲 ツク配線板。 2、一方の表面に回路部を形成した回路形成セラミック
板又は一方の表面に回路部を形成し、他方の表面に伝熱
導体部を形成した回路形成セラミ成した導体形成セラミ
ック板とを1回路形成セラミック板の回路部を形成した
面と導体形成セラミック板の表面放熱導体部を形成した
面とが表面(外側面)になるように重ねて焼成すること
を特徴とするセラミック配線板の製造法。 囲第2項記載のセラミック配線板の製造法。 4、 メッキ処理がニッケルメッキ処理でるる特許請求
の範囲第2項又は第3項記載のセラミック配線板の製造
法。 5、 メッキ処理がニッケルメッキと銅メッキの二重メ
ッキ処理である特許請求の範囲第2項又は第3項記載の
セラミック配線板の製造法。 3、発明の詳細な説明 本発明はセラミック配線板及びセラミック配線板の製造
法に関する。 従来セラミック配線板は、セラミックグリーンシート(
以下グリーンシートという)の一方の表面にタングステ
ン、モリブデン等の導体ペーストを用いて回路を形成し
ている。このようなセラミック配線板は回路におけるメ
タライズ層の接着強度は十分であるが、セラミックスの
厚さが約0.4〜0.8mmと厚く、かつセラミックス
は金属に比較し熱伝導率が低いため放熱性が悪いという
欠点がある。例えばセラミック配線板の回路上にはパワ
ートランジスタ、パワーサイリスタ、パワーダイオード
等のパワー半導体素子が搭載され、配線。 樹脂封上等の工程を経てパワーモジュール化して使用さ
れる。そして動作中にこれらパワー半導体素子から発生
する熱はセラミック配線板を通して放熱されるが、セラ
ミックスの放熱性が悪いためパワー半導体素子の直下は
高温にさらされ、パワー半導体素子のろう付に使用した
はんだ、銀ろう等が部分的に高温となり熱劣化によるろ
う何部が剥離する等の不良が発生しパワーモジュールの
寿命を低下させていた。 放熱性を良くするためにセラミック配線板の裏面(回路
を形成した部分の反対側の表面)に導体ペーストを印刷
して放熱面とした表面放熱導体部を形成したが十分な放
熱性を持たせることができなかった。 本発明はこれらの欠点のないセラミック配線板及びセラ
ミック配線板の製造法を提供することを目的とするもの
でるる。 本発明は一方の表面に形成された回路部と、他方の表面
に形成された表面放熱導体部と、セラミック基板中に埋
込まれた伝熱導体部とからなるセラミック配線板並びに
一方の表面に回路部を形成した回路形成セラミック板又
は一方の表面に回路部を形成し、他方の表面に伝熱導体
部を形成した回路形成セラミック板と、一方の表面に表
面放熱導体部を形成した導体形成セラミック板又社一方
の表面に表面放熱導体部を形成し、他方の表面に伝熱導
体部を形成した導体形成セラミック板とを。 回路形成セラミック板の回路部を形成した面と導体形成
セラミック板の表面放熱導体部を形成した面とが表面(
外側面)になるように−重ねて焼成するセラミック配線
板の製造法に関する。 なお本発明において回路部とは電圧信号、電流を供給伝
播するための配線のことでるり9表面放熱溝体部とは放
熱を促進するための金属層のことでるる。 回路形成セラミック板と導体形成セラミック板との間に
埋込まれる伝熱導体部は一層に限らず複数層形成しても
よい。 焼成後に回路部及び/又は表面導体部にメッキ処理して
もよい。メッキ処理はニッケルメッキ処理、ニッケルメ
ッキと銅メッキとの二重メッキ処理、ニッケルメッキと
金メッキとの二重メッキ処理等が適用されるが価格の面
からニッケルメッキ処理、ニッケルメッキと銅メッキの
二1メッキ処理で行なうことが好ましい。メッキの厚さ
については特に制限はないが、ニッケルメッキ処理のみ
の場合は1μm以上おれば十分でろるが、10μn1以
上ろればさらに好ましい。またニッケルメッキと銅メッ
キとの二重メッキ処理の場合は、ニッケルメッキは1〜
4μmの範囲でメッキすることが好ましく、50μm以
上でめればさらに好ましい。 メッキの処理法についても特に制限はな〈従来公知の方
法で行なうものとする。 回路部2表面放熱導体部及び伝熱導体部を形成する材料
としては、タングステン、モリブデン。 銀、銀−パラジウム、金等が用いられ、また回路形成セ
ラミック板及び導体形成キラミック板はグリーンシート
を用いてもよく、これを焼結したセラミック板を用いて
もよい。グリーンシートを用いる場合には焼成前に両セ
ラミック板を圧着することが好ましい。 iた伝熱導体部は回路部との絶縁性の保持及びセラミッ
ク板を一体化して強度を持九せるために縁を少し残して
全面に形成することが好ましい。 同様に表面導体部も回路部との絶縁性を保持するため緑
を少し残して#よぼ全面に形成することが好ましい。 得られるセラミック配線板の厚さは強度及び放熱性の面
から0.3〜0.8閣でるることが好ましい。 本発明では伝熱導体部と表面の表面放熱導体部との間に
スルーホール(穴)を形成すればさらに放熱性が向上す
るので好ましく、その開孔率はセラミック板の面積に対
しlq6以上ろれば十分であるが、5チ以上であればさ
らに放熱性が向上するので好ましい。穴径としては作業
性および使用する導体ペーストの緻密化のため0.2〜
2hOm+であ゛ることが好ましく、0.2〜1.0 
mmであればさらに好ましい。 以下実施例により本発明を説明する。 実施例1 第1表に示す組成の材料をボールミルにて50時間均一
に混合した後ドクターブレード法によりテープキャステ
ィングして厚さ0.35mmのグリーンシートを得た。 次に第1図に示す如く前述のグリーンシートエノ一方の
表面にタングステンペース)(3TW−1200:日立
化成製、商品名)を印刷して回路部2を形成し、他方の
表面には伝熱導体部3を形成し1回路形成セラミック板
4とした。 上記とは別に第2図に示す如く他のグリーンシート1に
直径1.0−の穴(スルーホール)5を1.5職格子で
るけ、この中に前述のタングステンペーストを緻密に充
填し、さらに一方の表面に表面放熱導体部6を形成し、
導体形成セラミック板7とした。 次忙第3図に示す如く回路形成セラミック板4の回路部
2を形成した面と導体形成セラミック板7の表面放熱導
体部6を形成した面とが表面(外側面)になるように重
ねそれを圧着した後空気中で2()・0℃まで50℃/
時間の昇温速度で加熱し。 200℃で1時間保持した後、200℃からは水素雰囲
気中で30℃/時間の昇温速度で1550℃まで昇温さ
せて焼成し、その後無電解ニッケルメッキにて2μmの
厚さにメッキ被膜を施してセラミック配線板を得た。 上記のセラミック配線板についてレーザーフラッシュ法
熱定数測定装置により熱抵抗を測定したところ0.8℃
/W(ワット)でろうた。 実施例2 実施例1で得たグリーンシートを大気中で1520℃で
焼成して焼結したセラミック板を得た。 上記とは別のグリーンシートに直径1.2鵬の穴を1.
8肛格子で套けた後上記と同様の条件にて焼成して焼結
した穴付のセラミック板を得た。 次にタルク87.5重量部、ドロマイト12.5重量部
及びアルミナ203i量部をボールミルで1000時間
混合後、乾燥し、その後エチルセルロース5重量部及び
テルピネオール20重量部を加え3本ロールミルで混合
して得た接着ペーストを前述の焼結したセラミック板及
び穴付のセラミック板の両表面と穴の内面に約10μm
の厚さに塗布した。 さらにセラミック板の一方の表面には実施例1と同様の
タングステンペーストにて実施例1と同様の回路部を形
成し、他方の表面には実施例1と同様の伝熱導体部を形
成し9回路形成セラミック板とした。 また前述の穴付のセラミック板の穴の中には実施例1と
同様にタングステンペーストを緻密に充填し、さらに一
方の表面に表面放熱導体部を形成し導体形成セラミック
板とした。 次に回路形成セラミック板の回路部を形成した面と導体
形成セラミック板の表面放熱の導体部とを形成した面と
が表面(外側面)になるように皇ねた後空気中で200
℃まで室温から10時間で昇温し、200℃からは水素
雰囲気中で1450℃まで30時間で昇温させて焼成し
、その後無電解ニッケルメッキにて2μmの厚さにメッ
キ被膜を施してセラミック配線板を得た。 上記のセラミック配線板を実施例1と同様の装置にて熱
抵抗を測定したところ0.95℃/Wでめった。 実施例3 メッキ処理として無電解ニッケルメッキにて2μmの厚
さ、硫酸銅メッキにて100μmの厚さにメッキ被膜を
施した以外は実施例1と同様の工程を経てセラミック配
線板を得た。このセラミック配線板を実施例1と同様の
装置にて熱抵抗を測定したところ0.6℃/Wでめった
。 実施例4 メッキ処理として無電解ニッケルメッキにて2μmの厚
さ、硫酸銅メッキにて20μmの厚さにメッキ被膜を施
した以外は実施例2と同様の工程を経てセラミック配線
板多得た。このセラミック配線板を実施例1と同様の装
置にて熱抵抗を測定したとζろ0.75℃/Wでめった
b 比較例1 実施例1で得たグリーンシートを2枚貼り合わせ厚さ0
.70mmのグリーンシートとした。このグリーンシー
トの一方の表面に実施例1と同様のタングステンペース
HCて実施例1と同様の回路部を形成し、他方の表面に
は実施例1と同様の表面放熱導体部を形成し、以下実施
例1と同様の焼成及びメッキ処理工程を経てセラミック
配線板を得た。このセラミック配線板を実施例1と同様
の装置にて熱抵抗を測定したと仁ろ1.20℃/Wでめ
った。 比較例2 メッキ処理を実施例3の方法で行なった以外は比較例1
と同様の工程を経てセラミック配線板を得た。このセラ
ミック配線板を実施例1と同様の装置にて熱抵抗を測定
したところ1.05℃/Wであった。 本発明によれば、伝熱導体部を形成しない従来のセラミ
ック配線板に比軟し9本発明の実施例になるセラミック
配線板は熱抵抗を約20〜40チ向上することができる
ため放熱性の良いセラミック配線板を得ることができる
。 4、図面の簡単な説明 第1図、第2図及び第3図は1本発明の実施例になるセ
ラミック配線板の製造工程を示す縦断面図である。 符号の説明 1・・・グリーンシート   2・・・回路部3・・・
伝熱導体部 4・・・回路形成セラミック仮 510.穴         6・・・表面放熱導体部
7・・・導体形成セラミック板

Claims (1)

  1. 【特許請求の範囲】 1、回路を形成した表向と導体パターンを形成した他の
    表面との間に中間導体パターンを埋込み形成してなるセ
    ラミック基板。 2一方の表面に回路を形成した回路形成セラミック板又
    は一方の表面に回路を形成し、他方の表面にセラミック
    基板中に埋込まれる中間導体パターンを形成した回路形
    成セラミック板と、一方の表面又は両面に導体パターン
    を形成した導体形成セラミック板とを9回路形成セラミ
    ック板の回路を形成した面と導体形成セラミック板の導
    体パターンを形成した面とが表面(外側面)になるよう
    に重ねて焼成することを特徴とするセラミック基板の製
    造法。 & 焼成後メッキ処理する特許請求の範囲第2項記載の
    セラミック基板の製造法。 4、 メッキ処理がニッケルメッキ処理でるる特許請求
    の範囲第2項又は第3項記載のセラミック基板の製造法
    。 5、 メッキ処理がニッケルメッキと銅メッキの二重メ
    ッキ処理である特許請求の範囲第2項又は第3項記載の
    セラミック基板の製造法。
JP9545583A 1983-05-30 1983-05-30 セラミツク基板およびセラミツク基板の製造法 Pending JPS59229841A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9545583A JPS59229841A (ja) 1983-05-30 1983-05-30 セラミツク基板およびセラミツク基板の製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9545583A JPS59229841A (ja) 1983-05-30 1983-05-30 セラミツク基板およびセラミツク基板の製造法

Publications (1)

Publication Number Publication Date
JPS59229841A true JPS59229841A (ja) 1984-12-24

Family

ID=14138157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9545583A Pending JPS59229841A (ja) 1983-05-30 1983-05-30 セラミツク基板およびセラミツク基板の製造法

Country Status (1)

Country Link
JP (1) JPS59229841A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62224951A (ja) * 1986-03-27 1987-10-02 Toshiba Corp 高周波電力増幅モジユ−ル

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62224951A (ja) * 1986-03-27 1987-10-02 Toshiba Corp 高周波電力増幅モジユ−ル

Similar Documents

Publication Publication Date Title
US6871396B2 (en) Transfer material for wiring substrate
JP2573225B2 (ja) 電子部品の製造方法
US6328201B1 (en) Multilayer wiring substrate and method for producing the same
JP3119630B2 (ja) 半導体チップモジュール用多層回路基板およびその製造方法
JPS6265991A (ja) 高熱伝導性セラミツクス基板
JPS59229841A (ja) セラミツク基板およびセラミツク基板の製造法
JP3016292B2 (ja) ポリイミド多層配線基板およびその製造方法
JP3635379B2 (ja) 金属−セラミックス複合基板
JPH0575255A (ja) 混成基板とこれを搭載する回路モジユールおよびその製造方法
JPS60120586A (ja) セラミツク配線板及びセラミツク配線板の製造法
JPS60120592A (ja) セラミツク配線板及びセラミツク配線板の製造方法
JP2001044317A (ja) 半導体素子搭載用基板および半導体装置ならびにそれらの製造方法
JPS62214632A (ja) 混成集積回路
JPH0567878A (ja) 混成回路基板及びその製造方法
JPS60107845A (ja) 半導体用回路基板
CN117528915A (zh) 一种基于软硬基板的高导热高绝缘的多层线路板及其制作方法
JPS63119242A (ja) 基板
JPH06244307A (ja) 低温焼成多層セラミック回路基板の製造方法
JPH08274422A (ja) 回路基板
JP2022166640A (ja) 回路基板、回路基板の製造方法、および、半導体モジュールの製造方法
JP2023163754A (ja) パワーモジュール基板及びその製造方法
JPH0763109B2 (ja) セラミック回路基板の製造方法
TW408456B (en) Ceramic chip form semiconductor diode
JPS6229192A (ja) 電子回路用ホ−ロ−基板
JPH10178122A (ja) Ic搭載用多層プリント配線板