JPS6229192A - 電子回路用ホ−ロ−基板 - Google Patents

電子回路用ホ−ロ−基板

Info

Publication number
JPS6229192A
JPS6229192A JP16732485A JP16732485A JPS6229192A JP S6229192 A JPS6229192 A JP S6229192A JP 16732485 A JP16732485 A JP 16732485A JP 16732485 A JP16732485 A JP 16732485A JP S6229192 A JPS6229192 A JP S6229192A
Authority
JP
Japan
Prior art keywords
layer
copper
enamel
alloy
electronic circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP16732485A
Other languages
English (en)
Other versions
JPH0257711B2 (ja
Inventor
山岸 良三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP16732485A priority Critical patent/JPS6229192A/ja
Publication of JPS6229192A publication Critical patent/JPS6229192A/ja
Publication of JPH0257711B2 publication Critical patent/JPH0257711B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、電子回路に使用するホーロー基板に関し、特
に、電気特性の良い電子回路用ホーロー基板に関する。
〈従来の技術〉 混成IC用基板などの電子回路用基板において、電子部
品の性能向上と高密度化により、発生する熱をいかに放
熱するかが重要な課題になっている。このため熱放散性
の良好な金属基板の表面に、絶縁処理した基板が使用さ
れてきた。しかし従来の有機絶縁物で絶縁処理したもの
は、耐熱性が不十分なので、更に耐熱性の高いホーロー
被覆した金属基板が使用されるようになってきた。この
ような金属基板の1つであるほうろう鉄板は、基板の芯
が鉄であるため、放熱性が良く、基板の強度が高く、特
に撓みが少い。
しかし、ホーロー被覆金属基板は、単一金属を用いた場
合は、ホーロー層と金属との熱膨張係数のミスマツチに
よ番]、位置、冷却速度が遅く、ホーロー層の剥離、密
着不良などがおこり、電子部品製造時の歩留りも悪かっ
た。また、シリコンチップやセラミ・、りを直接金属基
板に搭載する要求も強くなり、シリコンチップやセラミ
ックと熱膨張係数がマツチした金属基板が開発されつつ
ある。
シリコンチップやセラミック(熱膨張係数2〜8X10
−6/”0)との熱膨張係数が、はぼ等しいホーロー基
板用の芯材としては、NiやCOを含む鉄合金であるコ
バールや、4270イ、インバーなどがあり、これらの
鉄合金板の両面に銅または銅合金をクラッドした複合金
属板に、ホーロー被覆したものが、放熱性が良く、強度
が高く、しかも熱膨張係数のマツチングが良好なので、
電子回路用ホーロー基板として注目されている。第3図
にこのようなホーロー基板を示す。
第3図に示すホーロー基板は、鉄台金製の芯材1に、銅
系層2をクラッドし、表面にホーロー掛けした基板であ
る。
ところが、第3図に示したクラツド材に、高温(600
〜900℃)でホーロー層4を焼成する際に、クラフト
材の表面の銅が゛酸化し、ホーロー層4中に溶解し、電
子回路用基板としての誘電率(ε)や誘電正接(tan
δ)を阻害する欠陥があった。
〈発明が解決しようとする問題点〉 本発明の目的は、前記の技術」この欠陥を解消し、誘電
率(ε)や誘電正接(tanδ)等の電気特性を大11
’lに改善した電子回路用ホーロー基板を提供すること
にある。
く問題点を解決するための手段〉 本発明は、Niおよび/またはCoを含む鉄合金を芯材
とし、この芯材の両面に銅または銅合金をクラッドした
複合金属板上に、ホーロー層を形成した電子回路用ホー
ロー基板において、前記鋼または銅合金と前記ホーロー
層との間に、Fe、NiおよびCoからなる群から選ば
れた少なくとも1種の元素で構成される金属層を設けて
なることを特徴とする電子回路用ホーロー基板である。
本発明者等は、鉄合金に銅または銅合金を積層した、ク
ラツド材にホーロー層を高温で焼成すると、クラツド材
の表面の銅が酸化し、ホーロー層中に溶解し、電子回路
用基板としての、誘電率(ε)や誘電正接(tanδ)
を高くしてしまう問題に対して、ホーロー層と銅系層と
の間に、Fe、Nt、Coなどで構成される金属層が存
在すると、バリヤー効果が大きいことを知見し、本発明
に至ったものである。この金属層は上記元素の合金層で
もよいし、また上記元素および/または上記元素の合金
の複合層であってもよい。
以下に図面に示す好適実施例について、本発明の詳細な
説明する。
第1図に示すように、本発明は、芯材1と、銅系層2と
、金属層3と、ホーロー層4よりなる基板であり、各層
は以下の構成である。
芯材lは、Niおよび/またはCoを含む鉄合金が用い
られる。Niおよび/またはCoと鉄の量比は、電子回
路での使用目的に応じていかなるものであってもよいが
、シリコンチップやセラミック(熱膨張係数2〜8×1
0″8/℃)との熱膨張係数のマツチングのよいコバー
ル、42アロイ、インバー(Fe−36%N+)等が好
ましい。
芯材1の厚みは、0.5〜2−Q amが好ましい。
銅系層2は、銅または銅合金を用い、基板の放熱性をあ
げるために設けられる。銅系層2は、芯材1に、銅また
は銅合金めっきを行って積層される。芯材1に銅系層2
をクラッドしたクラツド材の熱膨張係数は、鉄合金の芯
材lと両側の銅系層2との断面積比(銅比)によって決
定されるが、銅比が50%以上になると、8膨張係数が
10×10−6以上となり、シリコンやセラミックと差
が大きくなるので、銅比は50%以丁が好ましい。
銅比があまり小さいと、基板の放熱性が低くなるので、
20%以上が好ましい。クラツド材としては、Cu /
 DパーJl/ / Cu 、Cu / 42合金/C
u、Cu/インバー/ Cu等がある。
金属層3は、Fe、NiおよびCoからなる群から選ば
れた少なくとも1種の元素で構成される金属層である。
上記の如く、この金属層は上記元素の合金層でもよく、
また上記元素および/または合金の複合層であってもよ
い9合金層とする場合の各元素の比率はいかなるもので
もよい、特にNi100%、Co20%−Fe合金、F
e100%、Co10O%等が好ましい、金属層3は、
0.1−以上の厚さで、銅系層2の銅の酸化物のホーロ
ー層4への溶解を有効に防止する効果を示すが、20−
を超えると経済的でないので、0.1〜20−の厚みが
好ましい、金属層3は、所望の組成の金属浴を用いて、
クラツド材にめっきすることが良い。
金属層3は、工程として容易なので、クラツド材全面に
被覆されることが多いが、必ずしもクラツド材全面に被
覆する必要はなく、ホーロー層4と銅系層2との間に介
挿すればよい、1例として、第2図に示す片面ホーロー
基板の場合は、第2図では全面に設けであるが1片面ホ
ーロー層4の下層にのみ設けてもよい。
上記以外にクラツド材に直接金属層3をめっきせず、ク
ラツド材にあらかじめ銅めっきを行なった後金属層3を
めっきしてもよい、また金属R3は、単層である必要は
なく、必要に応じて、二層以上重ねる多層めっき層であ
ってもよい。
本発明は、ホーローで直接濡れる層がFe。
COlおよびNiからなる群から選ばれた少なくとも一
種の元素または合金よりなる金属層である場合、良好な
効果を示すものである。
本発明においてホーロー層4は、はうけい酸ガラス等の
通常のホーローが用いられ、700℃〜900℃で、焼
成し、金属層3を介して、クラツド材にホーロー掛けさ
れる(第1図参照)、ホーロー層4の厚さは、電子回路
用部品として要求される絶縁性が確保できる厚さとする
ホーロー層4は、第1図に示すように基板全面に掛けら
れてもよいし、第2図に示すように片面ホーロー層4と
してもよいし、その他所型の面に設けられる。
〈実施例〉 実施例 芯材1として、インバー(Fe−36%Ni)を用い、
第1図に示す本発明の電子回路用ホーロー基板を作成し
た。銅系層2は、Cu100%を用い、クラツド材の構
成断面積比は、Cu−16%、インバー−68%、Cu
−16%とした。クラツド材の全板厚は、1m+*であ
った。このクラツド材に、表1に示す。
金属層3を設け、その上に厚さ0.14mmのホーロー
掛けを行った。
比較例 比較例として、第3図に示す、従来例のホーロー基板を
作成した。実施例中の金属層3を設けていない他は、実
施例と同様の材質で、同様のサイズで作成した。
実施例と比較例のホーロー基板の特性を調べ、結果を、
表1に示した。特性試験はJIS C6481に従った
〈発明の効果〉 本発明の電子回路用ホーロー基板は、ホーロー層と銅系
層との間に、Fe、Co、Niからなる群から選ばれた
少なくとも一種の元素で構成される少なくとも一層の金
属層を有するので、ホーローを高温で焼成しても、銅が
醇化してホーロー中に溶解することがなく、絶縁耐圧が
高く、表面抵抗、体積抵抗が大きく、誘電率や誘電正接
が低い、電気特性の優れた電子回路用ホーロー基板であ
る。
【図面の簡単な説明】
第1図は、本発明のホーロー基板の一実施例を示す横断
面図である。 第2図は、本発明のホーロー基板の他の実施例を示す横
断面図である。 第3図は、従来のホーロー基板の例を示す横断面図であ
る。 符号の説明 1・・・芯材、2・・・銅系層、3・・・金属層、4・
・・ホーロー層

Claims (3)

    【特許請求の範囲】
  1. (1)Niおよび/またはCoを含む鉄合金を芯材とし
    、この芯材の両面に銅または銅合金をクラッドした複合
    金属板上に、ホーロー層を形成した電子回路用ホーロー
    基板において、 前記銅または銅合金と前記ホーロー層との間に、Fe、
    NiおよびCoからなる群から選ばれた少なくとも1種
    の元素で構成される金属層を設けてなることを特徴とす
    る電子回路用ホーロー基板。
  2. (2)前記金属層の厚みは、0.1〜20μmである特
    許請求の範囲第1項に記載の電子回路用ホーロー基板。
  3. (3)前記金属層は、前記元素および/または前記元素
    の合金の複合層である特許請求の範囲第1項または第2
    項に記載の電子回路用ホーロー基板。
JP16732485A 1985-07-29 1985-07-29 電子回路用ホ−ロ−基板 Granted JPS6229192A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16732485A JPS6229192A (ja) 1985-07-29 1985-07-29 電子回路用ホ−ロ−基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16732485A JPS6229192A (ja) 1985-07-29 1985-07-29 電子回路用ホ−ロ−基板

Publications (2)

Publication Number Publication Date
JPS6229192A true JPS6229192A (ja) 1987-02-07
JPH0257711B2 JPH0257711B2 (ja) 1990-12-05

Family

ID=15847634

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16732485A Granted JPS6229192A (ja) 1985-07-29 1985-07-29 電子回路用ホ−ロ−基板

Country Status (1)

Country Link
JP (1) JPS6229192A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63173383A (ja) * 1987-01-13 1988-07-16 株式会社 コサク プリント配線基板用鉄コア−ほうろう基板およびその製造方法
JPS63152263U (ja) * 1987-03-25 1988-10-06
JPH0263992U (ja) * 1988-10-31 1990-05-14

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63173383A (ja) * 1987-01-13 1988-07-16 株式会社 コサク プリント配線基板用鉄コア−ほうろう基板およびその製造方法
JPH0415634B2 (ja) * 1987-01-13 1992-03-18 Kosaku Kk
JPS63152263U (ja) * 1987-03-25 1988-10-06
JPH0263992U (ja) * 1988-10-31 1990-05-14

Also Published As

Publication number Publication date
JPH0257711B2 (ja) 1990-12-05

Similar Documents

Publication Publication Date Title
EP0052920B1 (en) Electronic circuit interconnection system
US6159586A (en) Multilayer wiring substrate and method for producing the same
US4546406A (en) Electronic circuit interconnection system
JP3563832B2 (ja) 表面還元を用いたフェライトの金属化方法
US6033764A (en) Bumped substrate assembly
JPS6229192A (ja) 電子回路用ホ−ロ−基板
JPS63271994A (ja) セラミツク配線基板
JPS60142584A (ja) プリント基板およびその製造方法
JPS62125691A (ja) 電気回路形成用基盤
JPH0283995A (ja) セラミツク多層回路基板及びその用途
TW569659B (en) Multi-layered circuit board with high heat dissipation
JPS63219562A (ja) セラミツクコ−ト積層板の製造方法
JPH04251965A (ja) 回路用金属ベース基板
JPS6173398A (ja) 多層プリント基板
JPS6247198A (ja) 多層配線基板
JPS6365653A (ja) セラミックス配線基板の製造方法
JPH03297159A (ja) 半導体装置
JPS60171791A (ja) 金属ベ−ス多層回路基板
JPH05251510A (ja) Tab用テープキャリヤ及びその製造方法
JPH0529768A (ja) 多層配線構造体
JPS60120592A (ja) セラミツク配線板及びセラミツク配線板の製造方法
JPS62254492A (ja) プリント配線板用ほうろう基板とその製造方法
JPS59112680A (ja) 金属ベ−スプリント基板
JPH01143287A (ja) メタル・コアプリント基板及びその製造方法
WO1996033813A1 (en) Process for preparing an insulated multilayer structure