JPS59227709A - アモルフアス・シリコンの成膜装置 - Google Patents

アモルフアス・シリコンの成膜装置

Info

Publication number
JPS59227709A
JPS59227709A JP10393483A JP10393483A JPS59227709A JP S59227709 A JPS59227709 A JP S59227709A JP 10393483 A JP10393483 A JP 10393483A JP 10393483 A JP10393483 A JP 10393483A JP S59227709 A JPS59227709 A JP S59227709A
Authority
JP
Japan
Prior art keywords
substrate
conductive
mesh
amorphous silicon
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10393483A
Other languages
English (en)
Inventor
Akira Miki
明 三城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10393483A priority Critical patent/JPS59227709A/ja
Publication of JPS59227709A publication Critical patent/JPS59227709A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は高周波グロー放電分解法を用いてアモルファ
ス・シリコンを成膜する成膜装置に関するものである。
[発明の技術的背景] アモルファス・シリコンは優れた光1m性′44$1と
して、各種センサー、太wA電池、電子写真用感光体、
薄膜トランジスターなどへの応用が考えられており、す
でに実用化の段階にあるものも数多く存在している。こ
のアモルファス・シリコンは、単結晶シリコンに比べて
大面積化が可能であり、しかも、種々の形状の基板に成
膜することができるため、今後、増々応用面が開拓され
てゆくことが期待される。そして、このアモルファス・
シリコンを基板上に成膜する方法としては、成膜時に、
すでに結晶学的にアモルファスの構造をとらなければな
らないという性質上、高周波グロー放電分解法、反応ス
パッタリング法などが主として用いられている。特に、
このうち、シリコン原子を母体として含むガス、例えば
シランガス5iHaを′  高周波グロー放電により分
解してアモルファス・シリコンを成膜する方法は、成膜
時に堆積するアモルファス・シリコン上へのイオンの衝
撃が比較的少ないため、良好な光導電特性が得られるこ
と、および成膜装置を改良することによって非常に速い
成膜速度が達成できるなどの理由により、現在ではほと
んどこの方法によりアモルファス・シリコンが製造され
ている。
[背景技術の問題点] しかしながら、この高周波グロー放電分解法の場合、基
板を洗浄しチャンバー内に入れ、その後、チャンバー内
を高真空にしたのち、シランガスあるいは目的に応じて
シランガス、ジボラン、ホスフィン、メタン、酸素、チ
ッ素、アンモニア、水素などを混合してチャンバー内に
導入するのであるが、このガスのボンベからチャンバー
までのガス導入管の内部あるいはチャンバー内壁、電極
などにチリ、ホコリなどが付着している場合、洗浄した
基板にこれらチリ、ホコリなどが付着することがある。
また、成膜開始時あるいは成膜中にチャンバー内壁、電
極などに強固にj「積したアモルファス・シリコンがは
がれ、小片となって、基板あるいはアモルファス・シリ
コン上に付着する場合がある。また、アモルファス・シ
リコンの成膜中、アモルファス・シリコンとして成膜さ
れなかったシランガスの分解生成物、イオンなどは気相
反応によって水素化ポリシリコンとなり、微粉末として
チャンバー内壁、電極などに堆積するため、これらの微
粉末が成膜されたアモルファス・シリコン中に取り込ま
れるといった場合も生じる。これらのチリ、ホコリ、小
破片、微粉末がV板に付着したり、アモルファス・シリ
コン中に取り込まれると、薄膜を作成した際、ピンホー
ルとなってショートが発生し、使用に供することができ
なかった。また、アモルファス・シリコンの場合、大面
積化が可能である半面、これらチリ、ホコリなどの付着
物によりピンホールが生じる確率も高くなるため、生産
線−階でピンホールによる欠陥を極力低減させることが
非常に重要となる。その際、チリ、ホコリなどは成膜装
置の設置されている部屋をクリーンルーム化することに
より減少させることが可能であるが、成膜装置内部、ガ
スのパイプライン内部に付着したチリ、ホコリ、はがれ
る小破片などはそれらが成膜中にも発散するため、除去
することは容易ではなかった。
[発明の目的] この発明は前記事情に基いてなされたものであって、反
応容器に飛散するチリ、ホコリ、反応容器内壁、電極表
面からはがれる小破片などが導電性基板上に付着したり
、成膜中のアモルファス・シリコン中に取り込まれるの
を防止することができ、アモルファス・シリコンのピン
ホール、ショートなどを減少させることができて不良品
を減らし、製品の歩留りを大幅に向上させることができ
るアモルファス・シリコンの成膜装置を提供することを
目的とするものである。
[発明の概要] この発明は、シリコン原子を母体として含むガスを高周
波電力を印加して分解し、アモルファス・シリコンを成
膜する成膜装置において、反応容器内に第1および第2
の導電性部材を配置するとともに前記高周波電力を印加
するための電極と対向させて設置された支持台に絶縁体
を配置し、この絶縁体上に配置された導電性基板が前記
反応容器内に設けられた前記第1の導電性部材と同電位
であり、かつ前記第2の導電性部材には前記第1の導電
性部材とは逆極性の電圧が印加されるよう    。
になっていることを特徴とするものである。
[発明の実施例] この発明を図面に示す一実施例を参照しながら説明する
第1図はこの発明のアモルファス・シリコンの成膜装置
の一実施例を示す概略説明図、第2図は導電性メツシュ
の斜視図、第3図は導電性メツシュの他の実施例を示す
斜視図である。第1図において1は反応容器(以下チャ
ンバーとも称する)であって、このチャンバー1の内部
の反応室2には絶縁物例えばポリフッ化エチレン(商品
名テフロン)4を介して高周波電力印加用電極3が設置
されているとともにこの高周波電力印加用電tai3に
はこれに電力を供給するだめの九周波電1[16および
電力のマツチングのためのマツチングボックス5が接続
されている。(なお、この構造は一般に使用されている
高周波グロー放電分解法と同様のものである)。また、
前記反応室2の内部にはアースされた支持台14と、そ
の上部またはアースされた支持台14の一部に熱伝導性
で、かつ電気絶縁性の物質13が配置されている。さら
に、前記物質13の上部には導電性基板12が設置され
ている。そして、前記反応室2内の高周波電力印加用電
極3と導電性基板12との間の空間には第1の導電性部
材たる第1の導電性のメツジュアが固定用つり金8を介
して設けられている。この第1の導電性メツシュアは前
記導電t!基板12ど接触しており、電気的に同電位の
状態にあり、かつ第1の導電性メツシュアはチャンバー
1の外部にあるバイアス印加用直流電w9と接続されて
いて、例えばプラスのバイアスが印加できるようになっ
ている。この場合、54電性基板12は熱伝導性結縁体
たる熱伝導性絶縁物13によってアースされた支持台1
4とは電気的に絶縁されるようになっている。前記反応
室2の内部には前記第1の8電性メツシユア以外にさら
に第2の導電性部材たる第2の導電性メツシュ10を前
記第1の導電性メツシュア及び導電性基板12の近傍に
設けられていて、バイアス印加用直流電源11と接続し
て例えばマイナスのバイアスが印加できるようになって
いる。この際、第2の導電性メツシュ10には、第1の
導電性メツシュア及び導電性基板12に印加される直流
バイアスとは逆極性の直流バイアスを印加するものであ
る。なお、図中15は支持台14の下方に設置されたヒ
ータ、16はガス導入口、17はメカニカルブースター
ポンプを備えた排気系、18は拡散ポンプを備えた排気
系である。
次に第2図および第3図を参照しながら導電性メツシュ
について説明する。第2図に示す導電性メツシュの場合
、1ラスにバイアスされる第1の導電性メツシュアは上
面側7a、側面側7b、底面側7Cをそれぞれメツシュ
でおおい、排気系17のある方向に開口部7dが設けら
れていて、導電性基板12を第1の導電性メツシュアの
内部に設置することとなる。一方、マイナスにバイアス
される第2の導電性メツシュ10は第1の導電性メツシ
ュアの内部の導電性基板12の近傍で、かつ排気される
側に設置されている。図中70はプラスにバイアスされ
た第1の導電性メツシュの固定用つり金である。
第3図に示す導電性メツシュは上から見た図を示してお
り、第2図に示す導電性メツシュアと同様にプラスにバ
イアスされる第1の導電性メツシュ20aとマイナスに
バイアスされる第2の導電性メツシュ20bとからなり
、導電性基板20Cはプラスにバイアスされる第1の導
電性メツシュ20aの内部に設置されているが、静電引
力による効果を高めるためにプラスにバイアスされる導
電性基板20cの近傍にある程度囲むようにマイナスに
バイアスされる第2の導電性メツシュ20bが配置され
ている。また第1図、第2図および第3図においてプラ
スバイアス印加用には導電性メツシュを用いることが必
要であるが、マイナスバイアス印加用にはII性メツシ
ュのみならず、S電性金属部材、例えばA1.Cuなど
を板状にしたものを用いることができる。20dはプラ
スバイアス印加用直流電源、20eはマイナスバイアス
印加用直流電源、2Ofはプラスにバイアスされた第1
の8電性メツシユの排気系側の開口部である。
次にアモルファス・シリコンの成膜袋Uの動作について
説明する。一般にシリコン原子を母体として含むガス、
例えばSi Ha 、Si 2 Hxなどを用いて高周
波グロー放電分解法によりアモルファス・シリコンの成
膜を行う場合、最初チャンバー1内をある程度高真空に
排気した後、Si Ha 。
3i2Haなどをチャンバー1内に導入して高周波電力
を印加し、グロー放電を発生させ、5iHa、5i2H
aなどを分解するわけであるが、たとえ、基板を充分洗
浄してチャンバー1内に設置したとしても、最初のチャ
ンバー1内を真空に排気する段階で、ガス導入管16内
部に存在するチリ、ホコリなどのゴミや、チャンバー内
壁、あるいは高周波電力印加用電1M 3表面からはが
れる小さな破片などが排気中にチャンバ−1内部に飛散
し、洗浄した基板上に付着あるいは堆積することとなる
。したがって、この発明による成膜装置は第1に最初の
チャンバー1内を真空に排気する段階でもって、反応室
2の内部の高周波電力印加用電極3と導電性基板12と
の間の空間に設けられた第1の導電性メツシュアにチャ
ンバー1の外部にあるバイアス印加用直流電源9より適
当な電圧の直流バイアスを印加しながら同時に熱伝導性
絶縁物13の上部に設けられた第2の導電性メツシュ1
0にもチャンバー1の外部のバイアス印加用直流電源1
1より先のバイアス印加用直流型?II9より印加され
る直流バイアスと同程度かあるいはそれより高めの電圧
で、かつ逆極性の直流バイアスを印加しながら真空排気
を行う。これにより今、第1の導電性メツシュアがプラ
スに、第2の導電性メツシュ10がマイナスにバイアス
されているとすると、例えばチャンバ−1内部、ガス導
入管16内部などから飛来したチリ、ホコリなどのもの
のうち、高周波電力印加用電極3と導電性基板12との
間の空間に流入したものは、この空間に設けられた第1
の導電性メツシュアの間を通過してゆくが、第1の導電
性メツシュアにはプラスバイアスが印加しであるため、
前述のチリ、ホコリなどは第1の導電性メツシュアを通
過する輪間プラスに帯電することになる。前述のように
第1の導電性メツシュアと導電性基板12とは電気的に
接触して同電位であるから、導電性基板12もプラスに
バイアスされており、したがって、第1の導電性メツシ
ュアを通過することによってプラスに帯電したチリ、ホ
コリなどは導電性基板12との静電的に反撥力によって
導電性基板12に接近することができず、そのまま通過
し、排気系に排気される。したがって、チャンバ−1内
部を真空に排気している間は導電性基板12の表面には
チリ、ホコリなどが付着するのを極力防止できることに
なる。チャンバー内壁、電極表面からはがれた小さな破
片についても同様にL9 m性基板12上への付着を防
止することができる。この場合、第1の導電性メツシコ
7にプラスの直流バイアスを印加するのみでもチリ、ホ
コリなどの除去には充分であるが、第2の1m性メツシ
ュ10にマイナスの直流バイアスを印加することによっ
てざらに強制的に導電性基板12付近に飛散してくるプ
ラスに帯電したチリ、ホコリなどを静電的に第2の導電
性メッシコ10に引きつけることが可能である。
この発明による成膜装置は上述のようにチャンバ−1内
部の真空排気時ばかりでなく、アモルファス・シリコン
の成膜時にも適用することができる。これはアモルファ
ス・シリコンの成膜時に、ガス導入管内部から流出して
くるチリ、ホコリ、チャンバー1内壁、電極表面からは
がれた小破片、あるいは成膜時に発生する水素化ポリシ
リコンの微粉末などが膜中に混入する恐れがあり、これ
らを防止するためである。アモルファス・シリコンの成
膜時、導電性基板12の表面に堆積してゆくアモルファ
ス・シリコンはアンドープの場合、高抵抗であるが、ア
ースされた支持台14の下部に取り付けられたヒーター
15により成膜中250〜350℃程度に加熱されてい
るため、この加熱された状態ではアモルファス・シリコ
ンは比較的低抵抗となるが、第1の導電性メツシュアを
プラスにバイアスすることによる導電性基板12上のア
モルファス・シリコンへのバイアス効果は比較的低下し
てしまいプラスに帯電したチリ、ホコリなどがアモルフ
ァス・シリコン表面へ一部付着することが予想される。
したがって、このような場合、導電性基板12のごく近
傍にマイナスにバイアスされた第2の導電性メツシュ1
0を設置しておくことにより、導電性基板12の付近に
飛散してきたプラスに帯電したチリ、ホコリなどはマイ
ナスにバイアスされた第2の導電性10に静電的に強く
引きつけられ、したがって、導電性基板12付近のチリ
、ホコリな・どは成膜中も除去されることになる。さら
に、第1のIJ電性メツシュアはプラスにバイアスして
おくことにより、グロー放重分解法により生成したイオ
ンのアモルファス・シリコン表面への衝突を避けwA賀
のコントロールや良好な膜質のアモルファス・シリコン
の成膜などを行うことができるものである。
実施例 充分に洗浄された50111m×50II1mの導電性
基板(AIM板)12をチャンバー内に設置したのち、
プラスバイアス印加用直流電源より+250■、マイナ
スバイアス印加用直流電源より一250Vのバイアスを
それぞれの導電性メツシュに印加した。導電性メツシュ
はプラスバイアス印加用メツシュが#40、マイナスバ
イアス印加用メツシュが#30のものを使用した。プラ
スバイアス用印加用メツシュの直径は150n+m、高
さ20mm、開口部の面積は20mmx80mmであっ
た。マイナスバイアス印加用メツシュは80111mX
401Dmの一枚メッシュを用いた。上記のように各導
電性メツシュにバイアスを印加しながらチャンバー内を
圧力が2 X 10”torrとなるまで拡散ポンプに
より約1.5時間排気した。その後、拡散ポンプのバル
ブを閉じ、ガス導、入口よりN2ガスを尋人し、メカニ
カルブースターポンプのパルプを開は排気を行った。N
2ガスの流石は11008CCで約30分行った。その
後、N2ガスをSi Haに切替え、St Ha ガス
を50sccM17)流tr−約10分間流し、その後
、高周波電力より13.56MH2の高周波をパワー2
0Wで1時間印加し、アモルファス・シリコンの成膜を
行った。上記方法によるアモルファス・シリコンの成膜
速度2.2μi/hrであった。また、前記雨曝電性メ
ツシュにバイアスを印加せず、ほかは上記条件と同様の
方法によりアモルファス・シリコンを成膜した。
成膜速度は2.0μIIl/hrであった。このJ:う
にして得られたアモルファス・シリコン表面に2n+m
x2mmの面積のA!電極を200個蒸着により作成し
ピンホールテストを行った。その結果、両導電性メツシ
ュにバイアスを印加して作成したアモルファス・シリコ
ンに比べ、導電性メツシュを用いずにアモルファス・シ
リコンを作成した従来のものではピンホールが約1.5
倍多く発生していることが明らかとなった。
実施例 プラスバイアス印加用直8!電源より+250■、マイ
ナスバイアス印加用直流電源より一300Vのバイアス
をそれぞれ導電性メツシュに印加した。
導電性メツシュの形状は実験例1と同様である。
成膜時間を15分間とした以外、他の成膜条件も実験例
1と同様とした。膜厚は導電性メツシュを用いた場合、
0.45μm1用いない場合0.41μmであった、こ
の両サンプルの表面を走査型電子顕fjll鏡により5
000〜10000倍に拡大してI2察を行ったところ
、導電性メツシュにバイアスを印加せず、従来のもので
成膜を行ったアモルファス・シリコンの表面には数多く
の小破片がうもれたり、付着したりしていることが判っ
た。
なお、前記実旋例は単なる一例にすぎず、各部材につき
、同一の掘能を有する他の部材に置換えることができる
ことは言うまでもない。
[発明の効果] この発明は上記のように反応容器内に複数の導電性メツ
シュを設け、それぞれに極性の貨なったバイアスを印加
することにより、チャンバー内に飛散するチリ、ホコリ
、反応容器内壁、電極表面からはがれる小破片などが8
電性基板上に付着したり、成膜中のアモルファス・シリ
コン中に取り込まれたりするのを防止することができ、
アモルファス・シリコンのピンホール、ショートなどを
減少させることができて不良品を減らし、歩留りを大幅
に向上させることができるなどの優れた効果を有するも
のである。
【図面の簡単な説明】
第1図はこの発明のアモルファス・シリコンの成膜装匝
の一実施例を示す概略説明図、第2図は導電性メツシュ
の詳細を示す斜視図、第3図は他の導電性メツシュを示
す平面図である。 1・・・・・・反応容器(チャンバー)、 2・・・・
・・反応至、3・・・・・・高周波電力印加用電極、5
・・・・・・マツチングボックス、 7・・・・・・第1の導電性メツシュ、10・・・・・
・第2の導電性メツシュ、12・・・・・・導電性基板
、 13・・・・・・熱伝導性絶縁物、14・・・・・
・支持台、 16・・・・・・ガス導入口。 第2図 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)  シリコン原子を母体として含むガスを高周波
    電力を印加して分解し、アモルファス・シリコンを成膜
    する成膜袋Uにおいて、反応容器内にMlおよび第2の
    導電性部材を配置するとともに前記高周波電力を印加す
    るための電極と対向させて接地された支持台に絶縁体を
    配置し、この絶縁体上に設置された導電性基板が前記反
    応容器内に設けられた前記第1の導電性部材と同電位で
    あり、かつ前記第2の導電性部材には前記第1の導電性
    部材とは逆極性の電圧が印加されるようになっているこ
    とを特徴とするアモルファス・シリコンの成膜装置。
  2. (2)  前記第1および第2の導電性部材は、導電性
    メツシュあるいは金属部材により形成されている特許請
    求の範囲第1項に記載のアモルファス・シリコンの成膜
    装置。
JP10393483A 1983-06-09 1983-06-09 アモルフアス・シリコンの成膜装置 Pending JPS59227709A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10393483A JPS59227709A (ja) 1983-06-09 1983-06-09 アモルフアス・シリコンの成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10393483A JPS59227709A (ja) 1983-06-09 1983-06-09 アモルフアス・シリコンの成膜装置

Publications (1)

Publication Number Publication Date
JPS59227709A true JPS59227709A (ja) 1984-12-21

Family

ID=14367262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10393483A Pending JPS59227709A (ja) 1983-06-09 1983-06-09 アモルフアス・シリコンの成膜装置

Country Status (1)

Country Link
JP (1) JPS59227709A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180076A (ja) * 1986-01-31 1987-08-07 Kyocera Corp グロ−放電分解装置
JPH0277578A (ja) * 1988-09-12 1990-03-16 Mitsubishi Electric Corp 半導体装置の製造方法及びそれに使用する薄膜形成装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62180076A (ja) * 1986-01-31 1987-08-07 Kyocera Corp グロ−放電分解装置
JPH0277578A (ja) * 1988-09-12 1990-03-16 Mitsubishi Electric Corp 半導体装置の製造方法及びそれに使用する薄膜形成装置

Similar Documents

Publication Publication Date Title
JP4791637B2 (ja) Cvd装置とこれを用いた処理方法
US4438188A (en) Method for producing photosensitive film for electrophotography
JP2701363B2 (ja) 半導体装置の製造方法及びそれに使用する薄膜形成装置
JP2737720B2 (ja) 薄膜形成方法及び装置
JPH10251849A (ja) スパッタリング装置
JPH1154441A (ja) 触媒化学蒸着装置
JPS59227709A (ja) アモルフアス・シリコンの成膜装置
JPS5893323A (ja) 半導体製造装置
JPH05306462A (ja) プラズマcvd装置
JPH0892746A (ja) プラズマ化学蒸着方法及び装置
JPH097949A (ja) 半導体素子の製造装置
JP3836797B2 (ja) 粒子堆積層形成装置及び粒子堆積層形成方法
JP3259452B2 (ja) プラズマcvd装置に用いる電極及びプラズマcvd装置
JPS59223216A (ja) アモルフアスシリコン成膜装置
JPS59223215A (ja) アモルフアスシリコン成膜装置
JPH09279350A (ja) 表面処理装置
JP2004183071A (ja) プラズマ成膜方法及びプラズマ成膜装置
JPS62174383A (ja) 薄膜堆積装置
JPH0578850A (ja) プラズマcvd装置
JPH1112742A (ja) Cvd装置およびそのクリーニング方法
JPS6247485A (ja) プラズマcvd法による堆積膜形成装置
JPS59108314A (ja) プラズマcvd装置
JPS59227708A (ja) アモルフアス・シリコンの成膜装置
JPH0729829A (ja) 直流放電型プラズマ処理方法及び装置
JP2573970B2 (ja) 半導体薄膜製造装置