JPS59223023A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPS59223023A JPS59223023A JP9892683A JP9892683A JPS59223023A JP S59223023 A JPS59223023 A JP S59223023A JP 9892683 A JP9892683 A JP 9892683A JP 9892683 A JP9892683 A JP 9892683A JP S59223023 A JPS59223023 A JP S59223023A
- Authority
- JP
- Japan
- Prior art keywords
- time
- voltage
- comparator
- switch
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、積分型Ａ／Ｄ変換器に関するものである。
従来積分型Ａ／Ｄ変換器には、二重積分方式がよく用い
られているが、この方式では積分器に用いる演算増幅器
のオフセント電圧およびそのドリフトが変換誤差となり
、このため補正期間を設けてオフセット電圧を補正する
方法がとられている。 −１、しかしこれには新たに
コンデンサを必要とし、またこの積分用コンデンサとし
ては誘電吸収の少ないものが必要であり、従って従来装
置においては部品数や部品の精度が要求されるという欠
点かあった。
られているが、この方式では積分器に用いる演算増幅器
のオフセント電圧およびそのドリフトが変換誤差となり
、このため補正期間を設けてオフセット電圧を補正する
方法がとられている。 −１、しかしこれには新たに
コンデンサを必要とし、またこの積分用コンデンサとし
ては誘電吸収の少ないものが必要であり、従って従来装
置においては部品数や部品の精度が要求されるという欠
点かあった。
さらに従来装置では、アナログ入力電圧と積分器の演算
増幅器の基準電圧とに差がないと積分が行なわ−れず、
従ってＡ／Ｄ変換が行なわれず誤動作してしまうという
欠点もあった。
増幅器の基準電圧とに差がないと積分が行なわ−れず、
従ってＡ／Ｄ変換が行なわれず誤動作してしまうという
欠点もあった。
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、入力電圧とは無関係に定電流を用
いて充電を行なうことにより比較電圧を発生し、これを
用いてＡ／Ｄ変換のサイクル中にフルスケール相当分の
既知の電圧に対応する充電時間、および測定すべき入力
電圧に対応する充電時間を測定し、これにより上記入力
電圧に対応するＡ／Ｄ変換ディジタル値を出力するよう
にすることにより、誤動作を防止し、部品も高精度のも
のを必要としないＡ／Ｄ変換器を提供することを目的と
している。
めになされたもので、入力電圧とは無関係に定電流を用
いて充電を行なうことにより比較電圧を発生し、これを
用いてＡ／Ｄ変換のサイクル中にフルスケール相当分の
既知の電圧に対応する充電時間、および測定すべき入力
電圧に対応する充電時間を測定し、これにより上記入力
電圧に対応するＡ／Ｄ変換ディジタル値を出力するよう
にすることにより、誤動作を防止し、部品も高精度のも
のを必要としないＡ／Ｄ変換器を提供することを目的と
している。
以下この発明の一実施例を図について説明する。
第１図はこの発明の一実施例によるＡ／Ｄ変換器の構成
図である。図において、１は演算増幅器で、該増幅器１
は定電流源Ｉｏ、コンデンサＣ１定電圧源■０とともに
積分器（充電装置）１０を構成する。またコンデンサＣ
には、これと並列にリセット用スイッチＳ１が設けられ
ている。上記積分器１０の出力は、比較器２の一方の入
力１１に接続され、この比較器２のもう一方の入力１２
には、スイッチＳ２によって第１の基準電圧ＶＲ１，第
２の基準電圧ＶＲ２，アナログ入力電圧ＶＡのどれか１
つが接続される。比較器２の出力１３は時間計測装置３
に接続され、この時間計測装置３は比較器２の出力で制
御される。また時間計測装置３は演算装置４に接続され
、計測された時間データをこの演算装置４へ送る。演算
装置４のディジタル出力は出力端子５に接続される。
図である。図において、１は演算増幅器で、該増幅器１
は定電流源Ｉｏ、コンデンサＣ１定電圧源■０とともに
積分器（充電装置）１０を構成する。またコンデンサＣ
には、これと並列にリセット用スイッチＳ１が設けられ
ている。上記積分器１０の出力は、比較器２の一方の入
力１１に接続され、この比較器２のもう一方の入力１２
には、スイッチＳ２によって第１の基準電圧ＶＲ１，第
２の基準電圧ＶＲ２，アナログ入力電圧ＶＡのどれか１
つが接続される。比較器２の出力１３は時間計測装置３
に接続され、この時間計測装置３は比較器２の出力で制
御される。また時間計測装置３は演算装置４に接続され
、計測された時間データをこの演算装置４へ送る。演算
装置４のディジタル出力は出力端子５に接続される。
次にこの実施例の動作１Ｉｌｌ略を第２図の波形図を参
照して説明する。
照して説明する。
今、Ａ／Ｄ変換器におけるＡ／Ｄ変換の１サイクルを説
明する。ここで説明上定電流Ｖｏ、第１゜第２の基準電
圧ＶＲＩ、ＶＲ２、およびアナログ入力電圧ＶＡの大小
関係をＶｏ＜ＶＲＩ＜ＶＡ＜ＶＨ２とする。まずスイッ
チＳ２により比較器２の入力１２に第１の基準電圧ＶＲ
４を印加する。
明する。ここで説明上定電流Ｖｏ、第１゜第２の基準電
圧ＶＲＩ、ＶＲ２、およびアナログ入力電圧ＶＡの大小
関係をＶｏ＜ＶＲＩ＜ＶＡ＜ＶＨ２とする。まずスイッ
チＳ２により比較器２の入力１２に第１の基準電圧ＶＲ
４を印加する。
この時スイッチＳ１は閉じた状態である。次にスイッチ
Ｓ１を開き、積分を開始する。またスイッチＳ！を開く
と同時に時間計測装置３で時間の計測を開始する。積分
器１０の出力電圧ＶＣは、第２図に示すように、定電流
充電波形として現われ。
Ｓ１を開き、積分を開始する。またスイッチＳ！を開く
と同時に時間計測装置３で時間の計測を開始する。積分
器１０の出力電圧ＶＣは、第２図に示すように、定電流
充電波形として現われ。
る。この出力電圧ＶＣと第１の基準電圧ＶＲ１とが一致
したとき比較器２の出力１３が反転して、時間計測装置
３を制御して時間計測を終える。このときに計測した時
間ＴＲＩを演算装置４へ送る。
したとき比較器２の出力１３が反転して、時間計測装置
３を制御して時間計測を終える。このときに計測した時
間ＴＲＩを演算装置４へ送る。
次にスイッチＳ２を切換えて第２の基準電圧■Ｒ２を比
較器２の入力１２に印加する。上記と同様の方法により
時間ＴＲ２を計測し、演算装置４へ送る。次にスイッチ
Ｓ２を切換えて、Ａ／Ｄ変換を行なおうとしているアナ
ログ入力電圧ＶＡを比較器２の入力１２に印加し、同様
にして時間ＴＡを計測し、演算装置４へ送る。
較器２の入力１２に印加する。上記と同様の方法により
時間ＴＲ２を計測し、演算装置４へ送る。次にスイッチ
Ｓ２を切換えて、Ａ／Ｄ変換を行なおうとしているアナ
ログ入力電圧ＶＡを比較器２の入力１２に印加し、同様
にして時間ＴＡを計測し、演算装置４へ送る。
なお、スイッチＳ２の切換えにより選択される第１．第
２の基準電圧ＶＲＩ、ＶＲ２およびアナログ入力電圧Ｖ
Ａの順番は、どの順番であってもかまわない。
２の基準電圧ＶＲＩ、ＶＲ２およびアナログ入力電圧Ｖ
Ａの順番は、どの順番であってもかまわない。
上記のようにして計測した時間ＴＲＩ、ＴＲ２゜ＴＡで
演算を打入うことにより、入力アナログ電圧値に対応し
たディジタル値を得ることができる。
演算を打入うことにより、入力アナログ電圧値に対応し
たディジタル値を得ることができる。
求めるディジタル値をＤとし、ＮビットのＡ／Ｄ変換を
行なうとすれば、 を計算すれば良い。計算の方法は＋１１式だけとは限ら
ない。以上でＡ／Ｄ変換の１サイクルを終了する。
行なうとすれば、 を計算すれば良い。計算の方法は＋１１式だけとは限ら
ない。以上でＡ／Ｄ変換の１サイクルを終了する。
入力電圧と時間の関係は、次の様になる。
ここで、Ｖｏｓは積分器１０を構成する演算増幅器１の
オフセット電圧、ΔＴは比較器２の出力反転遅れ時間で
ある。またＡ／Ｄ変換の１サイクル中には、入力電圧と
計測時間の変動はないとした。
オフセット電圧、ΔＴは比較器２の出力反転遅れ時間で
ある。またＡ／Ｄ変換の１サイクル中には、入力電圧と
計測時間の変動はないとした。
となる。式（３）を式（１１に代入すると、ＶＫＺ−Ｖ
ｌ（ｌ となり、フルスケール相当電圧（ＶＨ２−ＶＲＩ）と入
力アナログ電圧（ＶＡ−ＶＲＩ）との比となるから、入
力アナログ電圧がＡ／Ｄ変換されてディジタル値りが得
られることになる。
ｌ（ｌ となり、フルスケール相当電圧（ＶＨ２−ＶＲＩ）と入
力アナログ電圧（ＶＡ−ＶＲＩ）との比となるから、入
力アナログ電圧がＡ／Ｄ変換されてディジタル値りが得
られることになる。
式（２）から式（３）を求めたときにわかるように、演
算増幅器１のオフセット電圧’Ｊｏｓ、積分器１０の基
準入力電圧Ｖｏ、および比較器２の遅れ時間ΔＴは式中
から消去されてしまうため、Ａ／Ｄ変換の精度には全く
影響を与えない。
算増幅器１のオフセット電圧’Ｊｏｓ、積分器１０の基
準入力電圧Ｖｏ、および比較器２の遅れ時間ΔＴは式中
から消去されてしまうため、Ａ／Ｄ変換の精度には全く
影響を与えない。
上記のように、本実施例ではＡ／Ｄ変換の１サイクル毎
にフルスケール相当分の基準電圧で積分を行なうため、
少なくともＡ／Ｄ変換の１サイクルの期間中、積分器の
基準入力電圧、オフセット電圧、定電流、比較器の遅れ
時間、またコンデンサの値が安定であ作ば、これらの値
に長期的な変動があってもＡ／Ｄ変換の精度に全く影響
を与えない。また従来の二重積分方式では誤差の原因と
なる積分用コンデンサの誘電吸収も、積分器出力を途中
で折り返すことがないので、全く問題にならない。また
、比較器２の入力に与える積分器１０の出力は、定電流
充電波形であるから、一定の ′傾斜で、しかも同じ
方向から変化するので、比較器２の遅れ時間は一定にす
ることができ、変換誤差を与えない。また、積分は入力
電圧とは無関係に定電流で行なうから、アナログ入力電
圧にどのような電圧が印加されても、Ａ／Ｄ変換を行な
わないというような誤動作は発生しない。但し入力電圧
ＶＡが第２の基準電圧ＶＲ２より大きい場合には、比較
器２の出力が反転するまで、無駄な時間を要するため入
力電圧ＶＡの制限回路を設けるか〜他の系統でＡ／Ｄ変
換を行なうようにした方が良い。この−例として第２の
基準電圧ＶＲ２での計測時間ＴＲ２より時間ＴＡがある
程度以上長くなった場合には、時間の計測を終えるよう
に時間計測部を設定しておくなどの方法が考えられる。
にフルスケール相当分の基準電圧で積分を行なうため、
少なくともＡ／Ｄ変換の１サイクルの期間中、積分器の
基準入力電圧、オフセット電圧、定電流、比較器の遅れ
時間、またコンデンサの値が安定であ作ば、これらの値
に長期的な変動があってもＡ／Ｄ変換の精度に全く影響
を与えない。また従来の二重積分方式では誤差の原因と
なる積分用コンデンサの誘電吸収も、積分器出力を途中
で折り返すことがないので、全く問題にならない。また
、比較器２の入力に与える積分器１０の出力は、定電流
充電波形であるから、一定の ′傾斜で、しかも同じ
方向から変化するので、比較器２の遅れ時間は一定にす
ることができ、変換誤差を与えない。また、積分は入力
電圧とは無関係に定電流で行なうから、アナログ入力電
圧にどのような電圧が印加されても、Ａ／Ｄ変換を行な
わないというような誤動作は発生しない。但し入力電圧
ＶＡが第２の基準電圧ＶＲ２より大きい場合には、比較
器２の出力が反転するまで、無駄な時間を要するため入
力電圧ＶＡの制限回路を設けるか〜他の系統でＡ／Ｄ変
換を行なうようにした方が良い。この−例として第２の
基準電圧ＶＲ２での計測時間ＴＲ２より時間ＴＡがある
程度以上長くなった場合には、時間の計測を終えるよう
に時間計測部を設定しておくなどの方法が考えられる。
第３図にこの発明の他の実施例を示す。この実施例では
、比較器２０が新たに設けられており、該比較器２０の
一方の入力２１には積分器１０の出力が、他方の入力２
２には第１の基準電圧ＶＲ１が接続され、その出力２３
は時間計測装置３に接続されている。そして積分器１０
の出力が第１の基準電圧ＶＲＩと一致して、比較器２０
の出力２３が反転したときから時間計測が開始されるよ
うになっており、この実施例によれば、比較器２の入力
切換えは第２の基準電圧ＶＲ２と入力電圧ＶＡの２回で
済むため、変換時間の短縮を行なうことができる。
、比較器２０が新たに設けられており、該比較器２０の
一方の入力２１には積分器１０の出力が、他方の入力２
２には第１の基準電圧ＶＲ１が接続され、その出力２３
は時間計測装置３に接続されている。そして積分器１０
の出力が第１の基準電圧ＶＲＩと一致して、比較器２０
の出力２３が反転したときから時間計測が開始されるよ
うになっており、この実施例によれば、比較器２の入力
切換えは第２の基準電圧ＶＲ２と入力電圧ＶＡの２回で
済むため、変換時間の短縮を行なうことができる。
なお、本発明は上記実施例に限るものではなく、積分器
の構成は種々変形できるものであり、定電流ＩＯは設定
されて一定であってもよく、またＡ／Ｄ変換に許される
誤差を満足するならば変化させてもかまわない。
の構成は種々変形できるものであり、定電流ＩＯは設定
されて一定であってもよく、またＡ／Ｄ変換に許される
誤差を満足するならば変化させてもかまわない。
また、フルスケール相当分の電圧による時間計測は、Ａ
／Ｄ変換の各サイクル毎に行なわずに、変換誤差品評さ
れる範囲であれば、適当なサイクル毎に行なっても良い
。また時間計測は時間に対応できるものであり、かつデ
ィジタル量として演算できる量であれば何でも良い。
／Ｄ変換の各サイクル毎に行なわずに、変換誤差品評さ
れる範囲であれば、適当なサイクル毎に行なっても良い
。また時間計測は時間に対応できるものであり、かつデ
ィジタル量として演算できる量であれば何でも良い。
また、演算は一定の関係であればどのような関係の演算
を行なってもかまわない。
を行なってもかまわない。
以上のように本発明によれば、比較電圧を発生するため
の充電を入力電圧と関係゛なく定電流で行 ゛ない、Ａ
／Ｄ変換のサイクル中にフルスケール相当分の既知の電
圧に対する充電時間を測定し、次に測定すべき入力電圧
相当の充電時間を測定して、上記両充電時間から上記入
力電圧に対応するＡ／Ｄ変換ディジタル値を得るように
してので、使用する部品を安価にでき、しかも精度を損
なわないという効果がある。
の充電を入力電圧と関係゛なく定電流で行 ゛ない、Ａ
／Ｄ変換のサイクル中にフルスケール相当分の既知の電
圧に対する充電時間を測定し、次に測定すべき入力電圧
相当の充電時間を測定して、上記両充電時間から上記入
力電圧に対応するＡ／Ｄ変換ディジタル値を得るように
してので、使用する部品を安価にでき、しかも精度を損
なわないという効果がある。
第１図は本発明の一実施例によるＡ／Ｄ変換器の構成図
、第２図は該装置の動作波形図、第３図は本発明の他の
実施例の構成図である。 ２．２０・・・比較器、３・・・時間計測装置、４・・
・演。 算装置、１０・・・積分器（充電装置）。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図 Ｕ Ｉｈ！１．ｌＡ ＴＦ？
ｚ 時間−第３図
、第２図は該装置の動作波形図、第３図は本発明の他の
実施例の構成図である。 ２．２０・・・比較器、３・・・時間計測装置、４・・
・演。 算装置、１０・・・積分器（充電装置）。 なお図中、同一符号は同−又は相当部分を示す。 代理人 大 岩 増 雄 第１図 第２図 Ｕ Ｉｈ！１．ｌＡ ＴＦ？
ｚ 時間−第３図
Claims (1)
- （１）定電流により充電され一定の状態で変化する比較
電圧を発生する充電装置と、測定すべき入力電圧または
既知の基準電圧と上記比較電圧とを比較する比較器と、
この比較器の出力により上記入力電圧または上記基準電
圧に対応する充電時間を計測する時間計測装置と、各Ａ
／Ｄ変換サイクルまたは適当な変換サイクル毎に上記計
測装置の出力からフルスケール相当分の充電時間および
上記入力電圧に対応する充電時間を演算しこの両充電時
間から上記入力電圧に対応するＡ／Ｄ変換ディジタル値
を出力する演算装置とを備えたこと、を特徴とするＡ／
Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9892683A JPS59223023A (ja) | 1983-06-01 | 1983-06-01 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9892683A JPS59223023A (ja) | 1983-06-01 | 1983-06-01 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59223023A true JPS59223023A (ja) | 1984-12-14 |
Family
ID=14232729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9892683A Pending JPS59223023A (ja) | 1983-06-01 | 1983-06-01 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59223023A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0325252A2 (en) * | 1988-01-19 | 1989-07-26 | Nec Corporation | Gain control circuit for amplifier having stepwise variable gain |
| JP2006310908A (ja) * | 2005-04-26 | 2006-11-09 | Ricoh Co Ltd | Ａｄ変換装置 |
-
1983
- 1983-06-01 JP JP9892683A patent/JPS59223023A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0325252A2 (en) * | 1988-01-19 | 1989-07-26 | Nec Corporation | Gain control circuit for amplifier having stepwise variable gain |
| JP2006310908A (ja) * | 2005-04-26 | 2006-11-09 | Ricoh Co Ltd | Ａｄ変換装置 |
| JP4667947B2 (ja) * | 2005-04-26 | 2011-04-13 | 株式会社リコー | Ａｄ変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1252570A (en) | Method and apparatus for calibrating an analog-to- digital conversion apparatus | |
| JPS6323687B2 (ja) | ||
| JPS6030451B2 (ja) | アナログ−周波数変換器 | |
| JPS5815982B2 (ja) | アナログ↓−デジタル変換回路 | |
| US4164733A (en) | Quantized feedback analog to digital converter with offset voltage compensation | |
| US4195283A (en) | Method for converting an analog voltage to a digital value free from conversion errors, and an integrating type analog-to-digital converter capable of eliminating conversion errors | |
| JP2512349B2 (ja) | 積分型アナログ・デジタル変換器 | |
| JPH04345321A (ja) | ジュアルスロープインテグレーティングａ／ｄコンバーター | |
| JPS59223023A (ja) | Ａ／ｄ変換器 | |
| JPS6255735B2 (ja) | ||
| JPH07245555A (ja) | 電圧／周波数変換装置 | |
| JP4422284B2 (ja) | Ａ／ｄ変換器及び半導体圧力センサ装置 | |
| JP2009229165A (ja) | クーロンカウンタ、その内部電源制御方法 | |
| JPS61251232A (ja) | アナログ／デジタル変換装置 | |
| JPH0628339B2 (ja) | アナログ・ディジタル変換装置 | |
| SU1332530A1 (ru) | Устройство дл измерени времени установлени выходного напр жени цифроаналоговых преобразователей | |
| JPS60206326A (ja) | 帰還形パルス幅変調方式ａ／ｄ変換器 | |
| JPS6135729B2 (ja) | ||
| JPH10303752A (ja) | ピークホールド回路用ａ／ｄ変換装置 | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 | |
| SU1205040A1 (ru) | Стохастическии цифровой измеритель отношени двух сигналов | |
| SU1019410A1 (ru) | Калибратор напр жени | |
| SU982192A1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
| JPS59224917A (ja) | デイジタル・アナログ変換器 | |
| JPH0426251B2 (ja) |