JP4667947B2

JP4667947B2 - Ａｄ変換装置

Info

Publication number: JP4667947B2
Application number: JP2005127349A
Authority: JP
Inventors: 昌人徳山
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2005-04-26
Filing date: 2005-04-26
Publication date: 2011-04-13
Anticipated expiration: 2025-04-26
Also published as: JP2006310908A

Description

本発明は、アナログ信号をデジタルデータに変換するＡＤ変換装置に関する。

特許文献１には、アナログ信号をデジタルデータに変換するＡＤ変換装置が開示されている。かかるＡＤ変換装置において、時間計測によってＡＤ変換を行う時間積分型のものでは、クロック周波数に対してＡＤ変換の変換レートや分解能が比例するため、分解能の低いものが一般的である。

一方、光ディスク装置においてトラッキングやフォーカスなどのサーボ信号を扱う場合、ピックアップでは８チャンネル程度の信号があり、それをアナログ処理した後にＡＤ変換を行い、デジタル的に演算を行い各サーボへ帰還を掛けている。またレーザーダイオードの発光量の検知と書込み可能メディアへの書込み時の最適パワーのコントロールなどでも、それぞれＡＤ変換を行う必要がある。このように光ディスク装置においてはＡＤ変換を多数必要としており、チャンネル毎にＡＤ変換装置を持つと回路面積が大きくなるという問題があった。かかる問題を解決すべく、特許文献２に記載の従来技術では、周波数を複数に分割してＡＤ変換を行なっている。

特許第３４３１７６０号公報特公昭６１−４５４１３号公報

しかし、上述の特許文献２に記載の従来技術では、サーボ信号の周波数帯域を広くするとＡＤ変換の変換周波数が高くなり、時分割の分割数を少なくするなどの手段をとる必要があり、精度の高い鋸歯状波を生成することができ難いという問題があった。

本発明は、精度の高い鋸歯状波を生成することができるＡＤ変換装置を得ることを目的とする。

前記課題を解決するために、請求項１に記載された発明は、鋸歯状波を生成する鋸歯状波生成回路と、２つの基準電圧と鋸歯状波生成回路から出力される鋸歯状波とを比較するアナログ比較器と、アナログ比較器からの出力データをサンプリングして２つの基準電圧の電圧差を時間差として計測するカウンタと、カウンタ値をラッチして積分演算する積分回路と、積分値からＰＷＭ信号を生成するＰＷＭ信号生成回路と、生成したＰＷＭ信号を平滑化してゲート電圧に帰還を掛ける帰還手段とを備え、鋸歯状波生成回路はゲート電圧によって制御される電流の充電手段及び電流の放電手段を有し、アナログ比較器からの出力データをサンプリングする際には多相クロックを用いてシリアルパラレル変換を行っており、カウンタにおいてパラレルデータを加算し、ＰＷＭ信号生成回路におけるＰＷＭ信号の生成において多相クロックを用いてパラレルシリアル変換を行っていることを特徴とする。

請求項２に記載された発明は、鋸歯状波を生成する鋸歯状波生成回路と、２つの基準電圧と鋸歯状波生成回路から出力される鋸歯状波とを比較する第１アナログ比較器と、第１アナログ比較器からの出力データをサンプリングして２つの基準電圧の電圧差を時間差として計測する第１カウンタと、カウンタ値をラッチして積分演算する積分回路と、積分値からＰＷＭ信号を生成するＰＷＭ信号生成回路と、生成したＰＷＭ信号を平滑化してゲート電圧に帰還を掛ける帰還手段と、入力信号と鋸歯状波生成回路から出力される鋸歯状波とを比較する第２アナログ比較器と、第２アナログ比較器からの出力データをサンプリングして第１カウンタとの時間差を計測する第２カウンタを有し、鋸歯状波生成回路はゲート電圧によって制御される電流の充電手段及び電流の放電手段を有し、第１アナログ比較器及び第２アナログ比較器からの出力データをサンプリングする際には多相クロックを用いてシリアルパラレル変換を行い、第１カウンタ及び第２カウンタにおいてパラレルデータの加算を行い、ＰＷＭ信号生成回路におけるＰＷＭ信号の生成において多相クロックを用いてパラレルシリアル変換を行うことを特徴とする。

請求項３に記載された発明は、請求項１又は２に記載された発明において、二つの基準電圧とアナログ比較器との間には基準電圧の入力を切り替えるアナログスイッチが設けてあり、二つの基準電圧のうち電圧が低い側の基準電圧と鋸歯状波生成回路から出力される鋸歯状波とを比較し、アナログ比較器から出力される電圧の二値化信号が反転したのを受けて、アナログスイッチを電圧が高い側の基準電圧に切り替えることを特徴とする
。

請求項４に記載された発明は、請求項１〜３の何れか一項に記載の発明において、ＰＷＭ信号生成回路は、積分回路において演算された積分値に基づいてＰＷＭ信号の振幅を切替える振幅切替手段を備えたことを特徴とする。

請求項５記載された発明は、請求項１〜３の何れか一項に記載の発明において、ＰＷＭ信号生成回路は、積分回路において演算された積分値に基づいてＰＷＭ信号のＨｉｇｈレベル電圧及びＬｏｗレベル電圧を切替える電圧切替手段を備えたことを特徴とする。

本発明によれば、アナログ比較器から出力されるデータをサンプリングする際には多相クロックを用いてシリアルパラレル変換しているので、データを高速でサンプリングでき、２つの基準電圧の電圧差に基づく時間差から鋸歯状波の傾き等のデータを詳細に取り込むことができる。また、ＰＷＭ信号の生成時においても多相クロックを用いてパラレルシリアル変換しているので、積分値を基にしてＰＷＭ信号のデューティ比を調整してゲート電圧をコントロールできる。よって、精度の高い鋸歯状波を生成できるＡＤ変換装置を得ることができる。

以下に、添付図面を参照して、本発明の実施の形態を詳細に説明する。図１は本発明の第１実施の形態に係るＡＤ変換装置に係る鋸歯状波生成回路を示す構成図、図２は２値化後の基準電圧を多相クロックによって高速サンプリング動作を示す波形図、図３は図１に示す鋸歯状波の生成回路の動作例を示す波形図、図４は図１に示すＰＷＭ生成回路の動作例を示す波形図、図５は微調整後の鋸歯状波を示す波形図である。

第１実施の形態に係る鋸歯状波生成回路２は、鋸歯状波生成回路２から出力される鋸歯状波と２つの基準電圧（高電位側のＶＲＴ電圧及び低電位側のＶＲＢ電圧）とを比較するアナログ比較器（ＣＭＰ）３と、アナログ比較器３から出力される比較データをサンプリングする高速サンプリング回路４と、サンプリングした２つの基準電圧の電圧差を時間差として計測するカウンタ５と、ＶＲＴ電圧とＶＲＢ電圧のカウント値をそれぞれラッチするラッチ回路（ＶＲＴreg、ＶＲＢreg）７と、ラッチしたデータの差分（ＶＲＴreg−ＶＲＢreg）を演算する差分回路９と、ラッチしたデータの差分に対して積分演算を行なう積分回路１１と、積分値からＰＷＭ信号を生成するＰＷＭ信号生成回路１３と、生成したＰＷＭ信号を平滑化するＬＰＦ（ローパスフィルター）回路１５と、演算増幅器であるオペアンプ１７と、平滑化したＰＷＭ信号をゲート電圧に帰還させる帰還手段１８とを備えている。

図２に示すように、アナログ比較器３で二値化した後のＶＲＴ電圧及びＶＲＢ電圧の各データは多相クロックを用いてサンプリングしている。本実施例では１６相（ＰＨ０〜ＰＨ１５）の多相クロックを使用し、基準ＣＬＫ毎にカウントするデータが上位ビット、基準ＣＬＫ内の１６相のクロックによってカウントされるデータを下位ビットとする。時間差として計測されるカウント値は上位ビットと下位ビットを繋げたものとなる。

次に、本実施の形態に係る鋸歯状波生成回路の作用及び効果を説明する。まず、ＶＲＴ電圧及びＶＲＢ電圧の処理動作について説明する。ＶＲＴ電圧とＶＲＢ電圧のカウント値はそれぞれラッチ回路７にラッチされる。ラッチされたデータは差分回路９においてそれぞれの電圧におけるカウンタ値の差分が取られる。本実施例では帰還ループが安定状態にあるとき、差分が１０００ｈになるように帰還がかけられる。積分回路１１では１０００ｈからのズレを誤差として扱い、ループゲインを掛けた誤差に対して積分を行う。

本実施例ではループゲインは１／４を想定しており、誤差４に対して１を積分するので、積分カウンタは０５０２ｈから０５０３ｈへと増加している。ＰＷＭ信号生成回路１３では積分カウンタの値をロードし、ＰＷＭカウンタでダウンカウントする。

次にＰＷＭ生成回路１３における動作を説明する。カウンタは上位１２ビットと下位４ビットに分かれており、基準クロックによって上位ビットをダウンカウントする。下位ビットは基準ＣＬＫ内の１６相のクロック単位でタイミングの調整を行う。ＰＷＭ生成回路１３で生成されたＰＷＭ信号はＬＰＦ（ローパスフィルター）１５で平滑化され、平滑化されたＰＷＭ信号はトランジスタのゲートへと進む。トランジスタがＣＭＯＳのＰｃｈトランジスタの場合、ゲート電圧が高い時はＶＧＳ（ゲート-ソース間電圧）が小さいため電流値は小さく、ゲート電圧が低い時はＶＧＳが大きいため電流値は大きくなる。電流は容量Ｃによって充電され、容量Ｃの電圧は時間に比例して上昇する。

図５に示すように、鋸歯状波とＶＲＴ電圧の比較結果が反転したことを受けて、ＶＲＴＣＭＰ信号がＨになると、充電を中止し容量Ｃの電荷を放電する。放電される容量Ｃの電圧は下降し、鋸歯状波の基準電圧ＶＲＢ−αに収束する。基準電圧をＶＲＢではなくＶＲＢ−αにしているのは、充電が開始された時に容量Ｃの電圧上昇の傾きが安定するまで助走区間を設けるためである。

本実施の形態では、アナログ比較器３から出力されるデータをサンプリングする際には多相クロックを用いてシリアルデータをパラレルデータに変換しているので、データを高速でサンプリングでき、２つの基準電圧の電圧差に基づく時間差から鋸歯状波の傾き等のデータを詳細に取り込むことができる。また、ＰＷＭ信号の生成時においても多相クロックを用いてパラレルデータをシリアルデータに変換しているので、積分値を基にしてＰＷＭ信号のデューティ比を調整してゲート電圧をコントロールできる。よって、精度の高い鋸歯状波を生成することができる。

次に、他の実施の形態を説明するが、以下の説明において、上述した第１実施の形態と同一の作用効果を奏する部分には同一の符号を付することにより、その部分の詳細な説明を省略し、以下の説明では上述の第１実施の形態と異なる点を主に説明する。図６及び図７を用いて第２実施の形態について説明する。第２実施の形態では、第１実施の形態に係る鋸歯状波生成回路２に加えて、入力信号と鋸歯状波とを比較する第２アナログ比較器２３と、第２高速サンプリング回路２４と、第２カウンタ２５と、第２ラッチ回路２７と、第２差分回路２９とを持ち、入力信号及び鋸歯状波を二値化した後、多相クロックで高速サンプリングし、ＡＤＣカウンタ２５においてＶＲＴ電圧やＶＲＢ電圧と同様に二値化信号が反転するまでカウントする。

ＡＤＣカウンタ値はラッチ回路（ＡＤＣreg）２７でラッチされ、差分回路２９においてＡＤＣカウンタ値とＶＲＢカウンタ値（ＡＤＣreg−ＶＲＢreg）の差分を取る。この差分した値が入力信号に対してＡＤ変換を行った出力信号となる。

このように、本実施の形態では、入力信号及び鋸歯状波を二値化した信号について多相クロックを用いて高速でサンプリングすることで、入力信号の電圧を時間軸に詳細に変換でき、精度の高いＡＤ変換値を得ることができる。また、同様の回路を複数持つことで容易に多チャンネル化を図ることができる。

次に図８及び図９を用いて第３実施の形態について説明する。上述の第１実施の形態及び第２実施の形態では、ＶＲＴ電圧及びＶＲＢ電圧と鋸歯状波とを比較するアナログ比較器３と高速サンプリング回路４はそれぞれ別々に持っていたが、本実施の形態ではアナログ比較器３の前にＶＲＴ電圧とＶＲＢ電圧とを切り替えるアナログスイッチ３１を挿入し、所定のタイミングで切り替えることにより、時分割で回路を共有する。

図９に示すように、二値化後のＶＲＴ電圧及びＶＲＢ電圧は一つの信号となるので１基準ＣＬＫサイクルのなかで２回、「Ｈ」レベルになる。また、ＶＲＴ電圧とＶＲＢ電圧の切替えは制御信号であるＶＲＢＣＭＰ信号により行う。ＶＲＢＣＭＰ信号はＶＲＢ電圧の二値化信号が反転したのを受けて「Ｈ」レベルになり、ＶＲＴ電圧の二値化信号が反転したのを受けて「Ｌ」レベルになる信号であり、アナログスイッチ３１は「Ｌ」レベルの時にＶＲＢ電圧に切替わり、「Ｈ」レベルの時にＶＲＴ電圧に切替わる。

本実施の形態では、ＶＲＴ電圧およびＶＲＴ電圧と鋸歯状波とを比較するアナログ比較器３を共用しているので、アナログ比較器３における入力オフセットを回避することができ、より精度高く所定の鋸歯状波を生成することができる。また、その結果として基板面積の縮小化を図ることができる。

次に図１１を用いて第４実施の形態について説明する。第４実施の形態では、ＰＷＭ信号生成回路１３とＬＰＦ回路１５との間に振幅切替手段としてのバッファ３３を挿入すると共に、積分回路１１から生成される積分カウンタ値に閾値を設けて切替信号を生成する。積分カウンタによる切替信号により抵抗値を切替え、バッファ３３のＬレベル電圧をコントロールすることにより、ＰＷＭ信号の振幅を切り替える。

このように、ＰＷＭ信号の振幅を切り替えることで、平滑化した後のＰＷＭ成分の残留成分を少なくすることができ、また平滑化した後の電圧の分解能が上がるため、より正確に電流値の微調整することができ、鋸歯状波を精度良く生成することができる。

次に図１２を用いて第５実施の形態について説明する。第５実施の形態ではＰＷＭ信号生成回路１３とＬＰＦ回路１５との間に電圧切替手段としてのバッファ３５を挿入すると共に積分回路１１において積分カウンタ値に閾値を設けて切替信号を生成している。第５実施の形態では、積分カウンタによる切替信号により電源側の抵抗値とＧＮＤ側の抵抗値を同時に切替え、バッファ３５のＨレベル電圧とＬレベル電圧を同時に切り替えることにより、ＰＷＭ信号の電圧レベルを切り替えている。

第５実施の形態によれば、バッファ３３のＨレベル電圧とＬレベル電圧を同時に切り替えてＰＷＭ信号の電圧レベルを切り替えることで、平滑化した後の電圧の分解能が上がり、より正確に電流値の微調整することができ、鋸歯状波を精度良く生成することができる。

なお、本発明は上述した実施の形態に限定されず、その要旨を逸脱しない範囲で種々の変形が可能である。図１０に示す変形例では、ＡＤ変換のチャンネル数を増やした実施例を示しており、ここではチャンネル数を４つ（３６〜３９）設けているがその数は限定されない。各入力信号（１〜４）はそれぞれ鋸歯状波生成回路２からＶＲＢカウンタ値を受け取り、それぞれのＡＤＣカウンタ値と差分を取ることでＡＤ変換を行っている。

本発明の第１実施の形態に係る鋸歯状波生成回路を示す構成図である。２値化後の基準電圧を多相クロックによって高速サンプリング動作を示す波形図である。図１に示す鋸歯状波の生成回路の動作例を示す波形図である。図１に示すＰＷＭ生成回路の動作例を示す波形図である。微調整後の鋸歯状波を示す波形図である。本発明の第２実施の形態に係るＡＤ変換装置の構成図である。図６に示す鋸歯状波の生成回路の動作例を示す波形図である。本発明の第３実施の形態に係るＡＤ変換装置の構成図である。図８に示す鋸歯状波の生成回路の動作例を示す波形図である。第３実施の形態の変形例に係るＡＤ変換装置の構成図である。ＰＷＭ信号の振幅切替を示す構成図である。ＰＷＭ信号の中心電圧の切替を示す構成図である。

符号の説明

１ＡＤ変換装置
２鋸歯状生成回路
３アナログ比較器
５カウンタ
１１積分回路
１３ＰＷＭ信号生成回路
１８帰還手段
３１アナログスイッチ
３３振幅切替手段
３５電圧切替手段

Claims

鋸歯状波を生成する鋸歯状波生成回路と、２つの基準電圧と鋸歯状波生成回路から出力される鋸歯状波とを比較するアナログ比較器と、アナログ比較器からの出力データをサンプリングして２つの基準電圧の電圧差を時間差として計測するカウンタと、カウンタ値をラッチして積分演算する積分回路と、積分値からＰＷＭ信号を生成するＰＷＭ信号生成回路と、生成したＰＷＭ信号を平滑化してゲート電圧に帰還を掛ける帰還手段とを備え、鋸歯状波生成回路はゲート電圧によって制御される電流の充電手段及び電流の放電手段を有し、アナログ比較器からの出力データをサンプリングする際には多相クロックを用いてシリアルパラレル変換を行っており、カウンタにおいてパラレルデータを加算し、ＰＷＭ信号生成回路におけるＰＷＭ信号の生成において多相クロックを用いてパラレルシリアル変換を行っていることを特徴とするＡＤ変換装置。
鋸歯状波を生成する鋸歯状波生成回路と、２つの基準電圧と鋸歯状波生成回路から出力される鋸歯状波とを比較する第１アナログ比較器と、第１アナログ比較器からの出力データをサンプリングして２つの基準電圧の電圧差を時間差として計測する第１カウンタと、カウンタ値をラッチして積分演算する積分回路と、積分値からＰＷＭ信号を生成するＰＷＭ信号生成回路と、生成したＰＷＭ信号を平滑化してゲート電圧に帰還を掛ける帰還手段と、入力信号と鋸歯状波生成回路から出力される鋸歯状波とを比較する第２アナログ比較器と、第２アナログ比較器からの出力データをサンプリングして第１カウンタとの時間差を計測する第２カウンタを有し、鋸歯状波生成回路はゲート電圧によって制御される電流の充電手段及び電流の放電手段を有し、第１アナログ比較器及び第２アナログ比較器からの出力データをサンプリングする際には多相クロックを用いてシリアルパラレル変換を行い、第１カウンタ及び第２カウンタにおいてパラレルデータの加算を行い、ＰＷＭ信号生成回路におけるＰＷＭ信号の生成において多相クロックを用いてパラレルシリアル変換を行うことを特徴とするＡＤ変換装置。
二つの基準電圧とアナログ比較器との間には基準電圧の入力を切り替えるアナログスイッチが設けてあり、二つの基準電圧のうち電圧が低い側の基準電圧と鋸歯状波生成回路から出力される鋸歯状波とを比較し、アナログ比較器から出力される電圧の二値化信号が反転したのを受けて、アナログスイッチを電圧が高い側の基準電圧に切り替えることを特徴とする請求項１又は２に記載のＡＤ変換装置。
ＰＷＭ信号生成回路は、積分回路において演算された積分値に基づいてＰＷＭ信号の振幅を切替える振幅切替手段を備えたことを特徴とする請求項１〜３の何れか一項に記載のＡＤ変換装置。
ＰＷＭ信号生成回路は、積分回路において演算された積分値に基づいてＰＷＭ信号のＨｉｇｈレベル電圧及びＬｏｗレベル電圧を切替える電圧切替手段を備えたことを特徴とする請求項１〜３の何れか一項に記載のＡＤ変換装置。