JP2005283248A - 変位センサ - Google Patents
変位センサ Download PDFInfo
- Publication number
- JP2005283248A JP2005283248A JP2004095932A JP2004095932A JP2005283248A JP 2005283248 A JP2005283248 A JP 2005283248A JP 2004095932 A JP2004095932 A JP 2004095932A JP 2004095932 A JP2004095932 A JP 2004095932A JP 2005283248 A JP2005283248 A JP 2005283248A
- Authority
- JP
- Japan
- Prior art keywords
- output
- light receiving
- light
- comparator
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Measurement Of Optical Distance (AREA)
Abstract
【課題】 簡易な構成でありながら精度の高い変位センサを提供する。
【解決手段】 対象物に光を照射する投光部と、所定の基準点から対象物までの距離に相関付けられた所定の部位に対象物から反射された反射光を受光する受光面をそれぞれ同一方向、且つ横並びに近接して配置されて該反射光のレベルを検出信号として出力する一対の受光素子と、これら一対の受光素子がそれぞれ出力した検出信号のいずれか一方を選択して出力する切替器が選択した前記検出信号のレベルを所定時間積算して出力する積分器と、この積分器が出力した出力値が所定の閾値に達したとき、前記切替器に選択した一方の前記検出信号を他方の検出信号に切り替える切替信号を出力する比較器と、前記比較器が前記切替器に入力する切替信号の一方の検出信号を選択する時間と他方の検出信号を選択する時間との和および差の比から前記対象物の変位を求める演算部を備える。
【選択図】 図１
【解決手段】 対象物に光を照射する投光部と、所定の基準点から対象物までの距離に相関付けられた所定の部位に対象物から反射された反射光を受光する受光面をそれぞれ同一方向、且つ横並びに近接して配置されて該反射光のレベルを検出信号として出力する一対の受光素子と、これら一対の受光素子がそれぞれ出力した検出信号のいずれか一方を選択して出力する切替器が選択した前記検出信号のレベルを所定時間積算して出力する積分器と、この積分器が出力した出力値が所定の閾値に達したとき、前記切替器に選択した一方の前記検出信号を他方の検出信号に切り替える切替信号を出力する比較器と、前記比較器が前記切替器に入力する切替信号の一方の検出信号を選択する時間と他方の検出信号を選択する時間との和および差の比から前記対象物の変位を求める演算部を備える。
【選択図】 図１
Description
本発明は、対象物の変位を計測する変位センサに係り、特に対象物の変位を赤外線、レーザ光等の光を用いて計測するに好適な変位センサに関する。
従来から位置検出素子を用いた三角測量法により測定対象物Ｓの変位量を検出する変位センサ（半導体位置検出装置）が知られている（例えば、特許文献１を参照）。この種の変位センサは、図２１に示すように計測対象物Ｓに対して例えば赤外線やレーザ光を照射する投光素子１、投光レンズ２と測定対象物Ｓから反射される反射光を集光する集光レンズ３およびこの集光レンズ３で集光された反射光の受光位置から測定対象物Ｓの変位量を検出する位置検出素子４とから構成されている。
ちなみに位置検出素子４は、図２２に示すように二つの出力端子が設けられており、位置検出素子４の受光面に到達した反射光の位置によって、それぞれの端子から出力される電流値が変化するようになっている。またこの種の用途に用いられる位置検出素子４として半導体位置検出素子（ＰＳＤ：Position Sensitive Detector）が知られている。この位置検出素子（ＰＳＤ）４は、表面に均一な抵抗層が形成されてその両端に信号電流取り出し用の出力端子４ａ，４ｂが設けられたものである。詳しくはこの位置検出素子４は、受光面に抵抗層が形成されているとともにフォトダイオードと同様のＰＮ接合を形成しており、受光面に到達した光により生じる光起電力効果によって光電流が流れるようになっている。この位置検出素子４を用いた変位センサにあっては、上述したように測定対象物Ｓから反射した反射光を集光レンズ３により集光し、位置検出素子４の受光面に与える。すると位置検出素子４は、該位置検出素子４における受光面の集光位置に応じた電流を二つの出力端子４ａ，４ｂからそれぞれ出力する。
いま、位置検出素子４における一方の出力端子４ａから出力される電流値を［Ｉ1］、他方の出力端子４ｂから出力される電流を［Ｉ2］とする。また、出力端子４ａから位置検出素子４の受光面に到来した入射光の中心点までの距離を［Ｘ］とし、受光面の長手方向の幅を［Ｌd］とする。このとき位置検出素子４の二つの出力端子４ａ，４ｂからは、それぞれ電流［Ｉ1］および電流［Ｉ2］が検出信号として出力される。それ故、次式に示す演算を施すことにより、受光量の絶対値や光電流の絶対値によらず、受光面に到来した光の集光位置を得ることができる。
（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2）＝（２Ｘ−Ｌd）／Ｌd
ちなみにこの式は、位置検出素子４の長手方向の中心を基準点として、その基準点から該位置検出素子４の受光面に到来した光の集光位置がどれだけずれて（変位して）いるのかを求める式である。
具体的に図２１に示した光学系に上記した式を用いることで測定対象物Ｓの変位量を求めることができる。ちなみに変位センサが検出する変位量の検出手段は次のとおりである。まず、変位センサの光学系を調整して測定対象物Ｓから反射される反射光（スポット光）を位置検出素子４の長手方向（変位測定方向）の中央になるように予め位置付けておく。そして測定対象物Ｓが変位したとき、位置検出素子Ｓ上のスポット光が変位した変位量を変位センサが捉えることにより測定対象物Ｓの変位量を求める。
ちなみにこの式は、位置検出素子４の長手方向の中心を基準点として、その基準点から該位置検出素子４の受光面に到来した光の集光位置がどれだけずれて（変位して）いるのかを求める式である。
具体的に図２１に示した光学系に上記した式を用いることで測定対象物Ｓの変位量を求めることができる。ちなみに変位センサが検出する変位量の検出手段は次のとおりである。まず、変位センサの光学系を調整して測定対象物Ｓから反射される反射光（スポット光）を位置検出素子４の長手方向（変位測定方向）の中央になるように予め位置付けておく。そして測定対象物Ｓが変位したとき、位置検出素子Ｓ上のスポット光が変位した変位量を変位センサが捉えることにより測定対象物Ｓの変位量を求める。
例えば測定対象物Ｓまでの距離をＬ、投光素子１から位置検出素子４の端部までｎ距離（基線長）をＭ、集光レンズ３の焦点距離をｆ、位置検出素子４の端部から集光位置までの距離をＸとすると、二つの直角三角形における相似関係から［Ｌ＝Ｍ・ｆ／Ｘ］が成立する。一方、測定対象物Ｓまでの検出距離に対する出力の電流の変化は、上記した式を用いれば次式に示すようになる。
（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2）＝（２Ｘ−Ｌd）／Ｌd
＝｛（２・Ｍ・ｆ／Ｌ）−Ｌd｝／Ｌd＝（１／Ｌ）・（２・Ｍ・ｆ／Ｌd）−１
この式を変形すれば、測定対象物Ｓまでの距離Ｌは、次式で求めることができる。
Ｌ＝｛（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2）｝・｛（２・Ｍ・ｆ／Ｌd）−１｝
＝ｋ・（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2）
ただし、ｋ＝（２・Ｍ・ｆ／Ｌd）−１
このような原理に基づいて構成した従来の変位センサは、例えば図２３に示すように構成されている。ちなみに、この図において位置検出素子（ＰＳＤ）４の二つの出力端子４ａ，４ｂがそれぞれ出力する検出信号は、二つの受光素子が出力するものとして描いている。
＝｛（２・Ｍ・ｆ／Ｌ）−Ｌd｝／Ｌd＝（１／Ｌ）・（２・Ｍ・ｆ／Ｌd）−１
この式を変形すれば、測定対象物Ｓまでの距離Ｌは、次式で求めることができる。
Ｌ＝｛（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2）｝・｛（２・Ｍ・ｆ／Ｌd）−１｝
＝ｋ・（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2）
ただし、ｋ＝（２・Ｍ・ｆ／Ｌd）−１
このような原理に基づいて構成した従来の変位センサは、例えば図２３に示すように構成されている。ちなみに、この図において位置検出素子（ＰＳＤ）４の二つの出力端子４ａ，４ｂがそれぞれ出力する検出信号は、二つの受光素子が出力するものとして描いている。
この図において位置検出素子（ＰＳＤ）４に設けられた二つの出力端子４ａ，４ｂから出力される電流（検出信号）は、各出力端子４ａ，４ｂが出力した電流値に比例する電圧値に変換して出力するＩ／Ｖ変換器５ａ，５ｂに与えられる。そしてＩ／Ｖ変換器５ａ，５ｂによって電圧値に変換された検出信号は、次段のアナログ演算器の入力信号として相応しいレベルに増幅する増幅器６ａ，６ｂに与えられる。
この増幅器６ａ，６ｂで増幅された検出信号は、前述した計算式に従って演算すべく加算器７（上式分母の演算）および減算器８（上式分子の演算）に与えられる。そしてこれら加算器７および減算器８により求められた加算値および減算値に相当するアナログ信号は、割算器９により分子の値（減算器８の出力）÷分母の値（加算器７の出力）に相当するアナログ信号に変換される。このように従来の変位センサは、アナログ演算を行うことによって、測定対象物Ｓの変位を、アナログ信号のレベルとして求めるものである。
ところで求められたアナログ信号、すなわち測定対象物Ｓの変位を示す信号は、一般にＡＤ変換器でディジタル信号のレベルに変換されたディジタルデータとして用いられることが多い。このため従来の変位センサの割算器９の出力端子には、この割算器９が演算した測定対象物Ｓまでの距離を示すアナログ信号をディジタル信号に変換するＡＤ変換器１０が設けられている。そしてＡＤ変換器１０によりディジタル信号に変換された測定対象物Ｓまでの距離Ｌを示すディジタルデータは、更に精度を高めるべくＡＤ変換器１０の次段に設けたＣＰＵ１１（中央処理装置）により補正処理されることがある。
このように構成された従来の変位センサは、位置検出素子４の二つの端子から出力される検出信号の電流値を用いて、この電流値に所定のアナログ演算を施すことによって測定対象物Ｓの変位を求めることができる。
特開平１‐２６６７７０号公報
上述した従来の変位センサにあっては、測定対象物Ｓの変位を求めるため、各種アナログ演算器（加算器７、減算器８、割算器９）が必要である。この種のアナログ演算器は、素子のばらつきによって計測精度に影響が出ないように、各演算器の増幅度や入出力信号のレベル等を微調整するトリミングが必要であり、その調整が多大な時間を要する他、アナログ回路故、その調整がやっかいであると言う問題があった。特にアナログ演算器は、動作環境や経時変化の影響等の他、ノイズ等の外乱の影響を受けやすく、高い検出精度を維持することが難しいという問題もある。
また従来の変位センサは、受光素子４ａ，４ｂが出力した検出信号（電流値）を電圧値に変換するＩ／Ｖ変換器５ａ，５ｂおよびこのＩ／Ｖ変換器５ａ，５ｂの次段に設けられた増幅器６ａ，６ｂが、各受光素子４ａ，４ｂ毎に必要であり、回路規模が大きくなるという問題があった。またこれらのアナログ回路、すなわち回路毎にＩ／Ｖ変換器５ａ，５ｂおよび増幅器６ａ，６ｂが設けられているため、それらの変換器間および増幅器間の相対精度（ばらつき）を維持することが困難であるという問題もあった。勿論、互いのＩ／Ｖ変換器５ａ，５ｂおよび増幅器６ａ，６ｂに関する相対精度を維持するには、補正回路や補正機器を新たに設ければよい。しかしながらこれらの補正回路、補正機器を追加することによって変位センサは、高価なものになるということが否めない。
更に変位センサは、一般に測定した測定対象物Ｓの変位をディジタルデータとして出力されることが望まれており、それ故、検出されたアナログ信号をディジタル信号に変換するＡＤ変換器が必要となり回路が複雑になるという問題もあった。また従来の変位センサは、アナログ回路で構成されたアナログ演算部によって測定対象物Ｓの変位演算を行うため、アナログ演算の入力段、すなわち増幅器６ａ，６ｂの後段から混入したノイズの影響を受ける懸念がある。つまり従来の変位センサは、ノイズを入力換算ノイズとして考えたとき、増幅器６ａ，６ｂのゲイン分ノイズを抑圧することができるものの、各周波数帯域に対して一定ゲインでの抑圧効果しか得ることができないという問題があった。
本発明は、このような従来の事情に対処してなされたものであり、その目的は、簡易な構成でありながら精度の高い変位センサを提供することにある。
上述した目的を達成するため、本発明に係る変位センサは、対象物に光を照射する投光部と、所定の基準点から前記対象物までの距離に相関付けられた所定の部位に該対象物から反射された反射光を導く光学系と、この光学系により導かれた前記反射光を受光する受光面をそれぞれ同一方向、且つ横並びに近接して配置されて該反射光のレベルを検出信号として出力する一対の受光素子と、これら一対の受光素子がそれぞれ出力した前記検出信号のいずれか一方を選択して出力する切替器と、この切替器が選択した前記検出信号を所定時間積算して出力する積分器と、この積分器が出力した出力値が所定の閾値に達したとき、前記切替器に選択した一方の前記検出信号を他方の検出信号に切り替える切替信号を出力する比較器と、前記比較器が前記切替器に入力する切替信号の一方の検出信号を選択する時間と他方の検出信号を選択する時間との和および差の比から前記対象物の変位を求める演算部を備えることを特徴としている。
上述の変位センサは、受光部が出力した受光信号（アナログ信号）を積分器の前段で離散化した離散信号を生成し、この得られた離散信号を積分器で積分する。そして積分器で積分された受光信号を比較器で所定のレベルと比較する。このとき比較器は、入力された信号が所定のレベル（基準レベル）を超えているか否かにより各受光素子が切替部に入力する検出信号の一方を選択して次段の積分器に与える。次いで演算部は、比較器が切換部に与える切替信号の切替時間、つまり一対の受光素子がそれぞれ出力した検出信号の一方を選択する時間と、他方を選択する時間との和および差の比から対象物の変位を求める。
また本発明に係る変位センサは、対象物に光を照射する投光部と、所定の基準点から前記対象物までの距離に相関付けられた所定の部位に該対象物から反射された反射光を導く光学系と、この光学系により導かれた前記反射光を受光する受光面をそれぞれ同一方向、且つ横並びに近接して配置されて該反射光のレベルを検出信号として出力する一対の受光素子と、これら一対の受光素子がそれぞれ出力した前記検出信号のいずれか一方を選択して出力する切替器と、この切替器が選択した前記検出信号を積算して出力する積分器と、この積分器の出力レベルを予め定めた時間毎に所定の基準値と比較し、該出力レベルが所定の閾値に達したとき、前記切替器に選択した一方の前記検出信号を他方の検出信号に切り替える切替信号を出力する比較器と、前記比較器が前記切替器に入力する切替信号の一方の検出信号を選択する時間と他方の検出信号を選択する時間との和および差の比から前記対象物の変位を求める演算部を備えることを特徴としている。
上述の変位センサは、比較器の前段で受光素子が出力した検出信号を離散化（ディジタル信号）する。そして積分器の次段に設けられた比較器は、この離散化された検出信号が所定のレベル（基準レベル）を超えているか否かを判定する。このとき比較器は、判定した結果を入力切替部にフィードバックして入力信号、すなわち一対の受光素子の一方の検出信号を選択する選択信号を切替器に与える。次いで演算部は、比較器が切換部に与える切替信号の切替時間、つまり一対の受光素子がそれぞれ出力した検出信号の一方を選択する時間と、他方を選択する時間との和および差の比から対象物の変位を得る。
好ましくは上述した変位センサは、前記比較器が出力する切替信号の平均レベルを求めるフィルタを備えると共に、前記演算部は、前記フィルタを介して出力される切替信号の平均レベルから対象物の変位を求めることが望ましい。
また前記切替器、積分器および比較器は、ΔΣ変調を行う変調回路として構成される。つまり上述の変位センサは、受光素子が出力した検出信号（アナログ信号）をΔΣ変調を用いたフィードバック構成にしてディジタル信号として出力する。また、フィードバック経路に設けた積分器により混入したノイズを低減する。
また前記切替器、積分器および比較器は、ΔΣ変調を行う変調回路として構成される。つまり上述の変位センサは、受光素子が出力した検出信号（アナログ信号）をΔΣ変調を用いたフィードバック構成にしてディジタル信号として出力する。また、フィードバック経路に設けた積分器により混入したノイズを低減する。
以上説明したように、本発明の変位センサにあっては、受光素子から出力される検出信号（アナログ信号）をΔΣ変調回路を用いたフィードバック構成によってディジタル信号に変換しているのでＡＤ変換器を別途用意する必要がない。また、ΔΣ変調回路のフィードバック経路に積分器を設けているので、ディジタル信号に変換する際の量子化ノイズ等は、積分器によってノイズシェーピングされることで低減させることができる。
更にはΔΣ変換部が出力する変位検出信号、すなわち比較器が入力切替部にフィードバックするループ内のディジタル信号を用いているので高精度に測定対象物の変位検出を行うことが可能となる。
このようなことから変位センサにおいて高精度が要求されるアナログ回路を極力少なくすることができ、簡易な構成であり、小型化、集積化が容易であるのみならず、精度の高い変位センサを実現することが可能となる。
このようなことから変位センサにおいて高精度が要求されるアナログ回路を極力少なくすることができ、簡易な構成であり、小型化、集積化が容易であるのみならず、精度の高い変位センサを実現することが可能となる。
以下、本発明の一実施形態に係る変位センサに関し、図面を参照しながら説明する。
図１は本発明一実施形態に係る変位センサの概略構成を示すブロック図である。尚、この図において従来の変位センサと同一機能を有する部位にあっては、同符号を付してその説明を略述する。
図１において１２ａ，１２ｂは、図示しない投光部から測定対象物Ｓに対して照射した光が、この測定対象物Ｓにより反射された反射光を受光する受光素子である。この受光素子１２ａ，１２ｂは、例えば二分割フォトダイオード（ＰＤ）や位置検出素子（ＰＳＤ）が用いられる。この図にあっては、二分割フォトダイオードまたは位置検出素子に設けられて、検出信号を出力する二つの電極を、それぞれ二つの受光素子１２ａ，１２ｂに置き換えて描いたものである。これらの受光素子１２ａ，１２ｂは、それぞれの受光素子１２ａ，１２ｂが受光した反射光の量、具体的には受光素子１２に到達した反射光が受光素子１２ａ，１２ｂの受光部に占める面積に比例したレベルの検出信号（電流）、または集光位置と電極までの距離に反比例したレベルの検出信号（電流）を出力する。そして受光素子１２ａ，１２ｂが出力した検出信号（電流値）は、次段のＩ／Ｖ変換器５ａ，５ｂに与えられて検出した電流値に比例した電圧値に変換されると共に、変換された電圧値を所定のレベルに増幅する増幅器６ａ，６ｂに与えられる。そして増幅器６ａ，６ｂから出力された信号は、次段のΔΣ変換部２０に与えられる。
図１は本発明一実施形態に係る変位センサの概略構成を示すブロック図である。尚、この図において従来の変位センサと同一機能を有する部位にあっては、同符号を付してその説明を略述する。
図１において１２ａ，１２ｂは、図示しない投光部から測定対象物Ｓに対して照射した光が、この測定対象物Ｓにより反射された反射光を受光する受光素子である。この受光素子１２ａ，１２ｂは、例えば二分割フォトダイオード（ＰＤ）や位置検出素子（ＰＳＤ）が用いられる。この図にあっては、二分割フォトダイオードまたは位置検出素子に設けられて、検出信号を出力する二つの電極を、それぞれ二つの受光素子１２ａ，１２ｂに置き換えて描いたものである。これらの受光素子１２ａ，１２ｂは、それぞれの受光素子１２ａ，１２ｂが受光した反射光の量、具体的には受光素子１２に到達した反射光が受光素子１２ａ，１２ｂの受光部に占める面積に比例したレベルの検出信号（電流）、または集光位置と電極までの距離に反比例したレベルの検出信号（電流）を出力する。そして受光素子１２ａ，１２ｂが出力した検出信号（電流値）は、次段のＩ／Ｖ変換器５ａ，５ｂに与えられて検出した電流値に比例した電圧値に変換されると共に、変換された電圧値を所定のレベルに増幅する増幅器６ａ，６ｂに与えられる。そして増幅器６ａ，６ｂから出力された信号は、次段のΔΣ変換部２０に与えられる。
ΔΣ変換部２０は、各受光素子１２ａ，１２ｂからそれぞれ出力されてＩ／Ｖ変換器５ａ，５ｂおよび増幅器６ａ，６ｂを介して所定のレベルに増幅された信号のいずれか一方を選択して出力する入力切替部２１、この入力切替部２１で選択された検出信号の時間的な積算値を求める積分器２２およびこの積分器２２の出力を所定レベルの閾値と比較する比較器２３を備えている。比較器２３は、詳細は後述するが所定時間毎に積分器２２が出力した検出信号の積分値と、所定の基準値とを比較し、その比較結果を出力するものである。具体的に比較器２３は、コンパレータ等の回路が用いられる。
この比較器２３が所定の基準値と比較した結果は、該比較器２３から出力されて入力切替部２１の切替信号として用いられる。ちなみに比較器２３が出力した信号（切替信号）は、詳細は後述するが測定対象物Ｓの変位を示す二値のディジタル信号と見なすことができる。そこで比較器２３の次段には、比較器２３が出力した信号（切替信号）を平均化処理するディジタルフィルタ２５が設けられている。このディジタルフィルタ２５は、比較器２３が出力する二値レベルのディジタル信号を高分解可能な多ビットディジタル信号に変換して出力する役割を担う。
また詳細は後述するが、ΔΣ変換部２０には、積分器２２の積分タイミングおよび比較器２３の比較タイミングの基準となる基準クロックを生成するクロック発生部２４が設けられている。
尚、上述した実施形態にあっては、Ｉ／Ｖ変換器５ａ，５ｂとその出力側に設けられた増幅器６ａ，６ｂとをそれぞれ別々に設けた回路構成をとっているが、Ｉ／Ｖ変換器５ａ，５ｂに入力される電流値を電圧値に変換（Ｉ／Ｖ変換）するとともに、次段のΔΣ変換部２０への入力信号として相応しいレベルになるように増幅すれば、図２の変形例に示すように増幅器を省略してもよい。或いは、二つの受光素子１２ａ，１２ｂからそれぞれ出力される検出信号のレベルおよび信号の種類（電流値や電圧値）が次段のΔΣ変換部２０の入力に相応しいものであれば、図３に示すようにＩ／Ｖ変換器５ａ，５ｂおよび増幅器６ａ，６ｂを省略してもかまわない。
尚、上述した実施形態にあっては、Ｉ／Ｖ変換器５ａ，５ｂとその出力側に設けられた増幅器６ａ，６ｂとをそれぞれ別々に設けた回路構成をとっているが、Ｉ／Ｖ変換器５ａ，５ｂに入力される電流値を電圧値に変換（Ｉ／Ｖ変換）するとともに、次段のΔΣ変換部２０への入力信号として相応しいレベルになるように増幅すれば、図２の変形例に示すように増幅器を省略してもよい。或いは、二つの受光素子１２ａ，１２ｂからそれぞれ出力される検出信号のレベルおよび信号の種類（電流値や電圧値）が次段のΔΣ変換部２０の入力に相応しいものであれば、図３に示すようにＩ／Ｖ変換器５ａ，５ｂおよび増幅器６ａ，６ｂを省略してもかまわない。
ここに上述したように構成された本発明に係る変位センサが特徴とするところは、一対の受光素子１２ａ，１２ｂがそれぞれ出力した検出信号を入力切替部２１、積分器２２、比較器２３およびクロック発生部２４からなるΔΣ変調回路を用いて高精度に測定対象物Ｓの変位を検出する点にある。
このような特徴ある本発明の一実施形態に係る変位センサに関し、図面を参照しながらより詳細に説明する。図４は、図２に示す本発明の一実施形態に係る変位センサのブロック図からディジタルフィルタ２５およびＣＰＵ２６を省略した具体的実現回路の一例を示す図である。尚、この図にあっては、回路の作動を理解しやすくするため投光素子１、投光レンズ２、集光レンズ３からなる光学系も省略してある。尚、この図において上述した機能と同機能を満たす回路部位には、同符号を付してその説明を略述する。
このような特徴ある本発明の一実施形態に係る変位センサに関し、図面を参照しながらより詳細に説明する。図４は、図２に示す本発明の一実施形態に係る変位センサのブロック図からディジタルフィルタ２５およびＣＰＵ２６を省略した具体的実現回路の一例を示す図である。尚、この図にあっては、回路の作動を理解しやすくするため投光素子１、投光レンズ２、集光レンズ３からなる光学系も省略してある。尚、この図において上述した機能と同機能を満たす回路部位には、同符号を付してその説明を略述する。
この図において１２ａ，１２ｂは、例えば同一パッケージに封入された二分割フォトダイオード（ＰＤ）または位置検出素子であるが、位置検出素子（ＰＳＤ）を用いて構成することもできる。ここでは、二分割フォトダイオード（ＰＤ）を用いた回路を例示するが、二分割フォトダイオードに限定されるものではない。
さて、これら受光素子（フォトダイオードＰＤ）１２ａ，１２ｂに流れる電流は、それぞれの受光素子１２ａ，１２ｂに入射した光の量に比例して増加する。また各フォトダイオード１２ａ，１２ｂのカソード側は、それぞれ接地される一方、アノード側は、Ｉ／Ｖ変換器５ａ，５ｂの役割を担うオペアンプ５１，５２の入力端子にそれぞれ接続される。
これらオペアンプ５１，５２は、Ｉ／Ｖ変換器として構成される。どちらも受光電流が増加することで、その電流量に応じた負側の電圧を発生させる。両オペアンプ５１，５２の入出力間には、増幅度を設定する抵抗器５３，５４がそれぞれ接続される。
さて、これら受光素子（フォトダイオードＰＤ）１２ａ，１２ｂに流れる電流は、それぞれの受光素子１２ａ，１２ｂに入射した光の量に比例して増加する。また各フォトダイオード１２ａ，１２ｂのカソード側は、それぞれ接地される一方、アノード側は、Ｉ／Ｖ変換器５ａ，５ｂの役割を担うオペアンプ５１，５２の入力端子にそれぞれ接続される。
これらオペアンプ５１，５２は、Ｉ／Ｖ変換器として構成される。どちらも受光電流が増加することで、その電流量に応じた負側の電圧を発生させる。両オペアンプ５１，５２の入出力間には、増幅度を設定する抵抗器５３，５４がそれぞれ接続される。
上述したように構成されたＩ／Ｖ変換器５ａ，５ｂは、フォトダイオード１２ａ，１２ｂから出力される電流値（受光した光のレベルに応じた検出信号）を電圧レベルの信号に変換する。そしてこのＩ／Ｖ変換器５ａ，５ｂにより電圧レベルの信号に変換された検出信号は、次段の入力切替部２１へ与えられる。
この入力切替部２１は、Ｉ／Ｖ変換器５ａ，５ｂから与えられた検出信号のいずれか一方を選択する役割を担っている。具体的に入力切替部２１は、二つのスイッチ２１ａ，２１ｂから構成されている。これらスイッチ２１ａ，２１ｂの一方の端子は、それぞれＩ／Ｖ変換器５ａ，５ｂの役割を担うオペアンプ５１，５２の出力端子に接続されて該スイッチ２１ａ，２１ｂの他方の端子は共に接続され、次段のΔΣ変換部２０に与えられる。このスイッチ２１ａ，２１ｂは互いに連動するように構成されて、一方のスイッチが導通しているときには、他方のスイッチは開放されるようになっている。そしてこのスイッチは、後述するΔΣ変換部２０の比較器２３の出力信号によって切り替えられるようになっている。つまりＩ／Ｖ変換器５ａ，５ｂのいずれか一方の出力信号は、入力切替部２１により選択されてΔΣ変換部２０に与えられる。
この入力切替部２１は、Ｉ／Ｖ変換器５ａ，５ｂから与えられた検出信号のいずれか一方を選択する役割を担っている。具体的に入力切替部２１は、二つのスイッチ２１ａ，２１ｂから構成されている。これらスイッチ２１ａ，２１ｂの一方の端子は、それぞれＩ／Ｖ変換器５ａ，５ｂの役割を担うオペアンプ５１，５２の出力端子に接続されて該スイッチ２１ａ，２１ｂの他方の端子は共に接続され、次段のΔΣ変換部２０に与えられる。このスイッチ２１ａ，２１ｂは互いに連動するように構成されて、一方のスイッチが導通しているときには、他方のスイッチは開放されるようになっている。そしてこのスイッチは、後述するΔΣ変換部２０の比較器２３の出力信号によって切り替えられるようになっている。つまりＩ／Ｖ変換器５ａ，５ｂのいずれか一方の出力信号は、入力切替部２１により選択されてΔΣ変換部２０に与えられる。
このΔΣ変換部２０は、与えられた電圧信号のレベルを電荷量として保持するスイッチトキャパシタ回路２７と、積分器２２および比較器２３から構成されている。ちなみにスイッチトキャパシタ回路２７は、入力された電荷を蓄える入力サンプリング用コンデンサＣと、複数のスイッチからなっている。
これら複数のスイッチは、例えば図４に示すように比較器２３の出力ｙの値によらず、後述するクロック発生部２４で発生される基準クロックのみで開閉状態が決定されるスイッチ２７ｂ、２７ｄと、その基準クロックに加えて比較器２３の出力ｙの値によって開閉状態が決定されるスイッチ２７ａ，２７ｃとからなり、これら四つのスイッチが連動して作動するようになっている。つまり比較器２３の出力ｙが負の場合は、スイッチ２７ａ，２７ｂが導通状態になる。このとき、他の二つのスイッチ２７ｃ，２７ｄは開放状態になる。そして、比較器２３の出力ｙが同様に負の場合において、スイッチ２７ａ，２７ｂが開放状態になるときは、スイッチ２７ｃ，２７ｄが導通状態になる。そして詳細は後述するが、これらのスイッチ群によりＩ／Ｖ変換器５ａ，５ｂから出力される電圧値を電荷として蓄えると共に、その蓄えた電荷を後段の積分器２２に電圧値として与える入力サンプリング用コンデンサＣの接続を切り替えるスイッチトキャパシタ回路２７を構成する。
これら複数のスイッチは、例えば図４に示すように比較器２３の出力ｙの値によらず、後述するクロック発生部２４で発生される基準クロックのみで開閉状態が決定されるスイッチ２７ｂ、２７ｄと、その基準クロックに加えて比較器２３の出力ｙの値によって開閉状態が決定されるスイッチ２７ａ，２７ｃとからなり、これら四つのスイッチが連動して作動するようになっている。つまり比較器２３の出力ｙが負の場合は、スイッチ２７ａ，２７ｂが導通状態になる。このとき、他の二つのスイッチ２７ｃ，２７ｄは開放状態になる。そして、比較器２３の出力ｙが同様に負の場合において、スイッチ２７ａ，２７ｂが開放状態になるときは、スイッチ２７ｃ，２７ｄが導通状態になる。そして詳細は後述するが、これらのスイッチ群によりＩ／Ｖ変換器５ａ，５ｂから出力される電圧値を電荷として蓄えると共に、その蓄えた電荷を後段の積分器２２に電圧値として与える入力サンプリング用コンデンサＣの接続を切り替えるスイッチトキャパシタ回路２７を構成する。
詳しくは、スイッチトキャパシタ回路２７が備えるスイッチ２７ａ，２７ｂ，２７ｃ，２７ｄを切り替えるクロック信号は、二相クロック生成回路によって作られる。この二相クロック生成回路により生成される二相クロックは、オーバラップがないもの（ノン・オーバラッピング・クロック）である。二相クロック生成回路をノン・オーバラッピング・クロックとしたのは、二相クロックに互いに論理［Ｈ］の状態が存在するとスイッチトキャパシタ回路２７のスイッチ制御が正しく行われず電荷の転送ができないためである。このようなノン・オーバラッピング・クロック生成回路は、例えば図５に示すように簡単な回路構成で実現することができる。つまりこの回路は、基準クロック［φ］に対して位相を反転させたクロックをインバータ１０５によって作成する。そして、これら二つの位相をもつクロックに対して、それぞれの出力論理が互いに論理［Ｈ］とならないよう遅延回路１０３，１０４により遷移時間をもたせて、二相クロック［φ1］および［φ2］を得ている。
より詳細に図６に示すタイムチャートを参照しながら説明する。この回路は、基準クロック［φ］が論理［Ｌ］の状態のとき、二相クロック［φ2］の立ち下がりの後に遅延回路１０３を経由してＮＯＲ回路１０１の一方の入力に論理［Ｌ］が入力される。このＮＯＲ回路１０１は、二相クロック［φ2］からの信号が入った後に、二相クロック［φ1］の信号が立ち上がり、この二相クロック［φ1］が論理［Ｈ］の状態になる。すなわち二相クロック［φ1］の立ち上がりは、二相クロック［φ2］が確実に立ち下がった後に発生する。これにより二相クロック［φ1］と［φ2］のそれぞれが、同時に論理［Ｈ］になることを防いでいる。
次に基準クロック［φ］が論理［Ｈ］になったときを考える。基準クロック［φ］が論理［Ｈ］になったところで、インバータ１０５を介してＮＯＲ回路１０２の一つ目の入力は、論理［Ｌ］になる。そして基準クロック［φ］が論理［Ｈ］になることで、ＮＯＲ１０１の出力が論理［Ｌ］になる。
即ち、二相クロック［φ1］が論理［Ｌ］になる。しかしこの二相クロック［φ1］の論理［Ｌ］の状態は、遅延回路１０４を経由する。このため、ＮＯＲ回路１０２の他方の入力端子には、基準クロック［φ］が論理［Ｈ］になった瞬間に、まだ二相クロック［φ1］の論理［Ｈ］状態が残っている。次いでＮＯＲ回路１０２には、二相クロック［φ1］が論理［Ｌ］になった後に、遅延回路１０４を経由して遅れた論理［Ｌ］状態が届く。これは二相クロック［φ1］が論理［Ｌ］になって十分時間が経過した後になる。二相クロック［φ2］は、この二相クロック［φ1］が論理［Ｌ］になって遅延回路１０４を経由した時間の後に、ＮＯＲ回路１０２の二つの入力が、それぞれ論理［Ｌ］になるため論理［Ｌ］から論理［Ｈ］の状態へ遷移する。ちなみに遅延回路１０３，１０４は、例えば複数のインバータを多段接続し、各インバータの遅延時間を利用したり、コンデンサの充放電時間などを利用して構成すればよい。
即ち、二相クロック［φ1］が論理［Ｌ］になる。しかしこの二相クロック［φ1］の論理［Ｌ］の状態は、遅延回路１０４を経由する。このため、ＮＯＲ回路１０２の他方の入力端子には、基準クロック［φ］が論理［Ｈ］になった瞬間に、まだ二相クロック［φ1］の論理［Ｈ］状態が残っている。次いでＮＯＲ回路１０２には、二相クロック［φ1］が論理［Ｌ］になった後に、遅延回路１０４を経由して遅れた論理［Ｌ］状態が届く。これは二相クロック［φ1］が論理［Ｌ］になって十分時間が経過した後になる。二相クロック［φ2］は、この二相クロック［φ1］が論理［Ｌ］になって遅延回路１０４を経由した時間の後に、ＮＯＲ回路１０２の二つの入力が、それぞれ論理［Ｌ］になるため論理［Ｌ］から論理［Ｈ］の状態へ遷移する。ちなみに遅延回路１０３，１０４は、例えば複数のインバータを多段接続し、各インバータの遅延時間を利用したり、コンデンサの充放電時間などを利用して構成すればよい。
二相クロック生成回路は、このような簡易な構成でありながら二相クロックの出力が互いに論理［Ｈ］となることのないノン・オーバラッピング・クロックを得ることができる。上述したようにクロックの位相を変えることは、ロジック回路を用いてディジタル的に決定できるため、回路規模も小さく全体の精度に与える影響は少ない。
またこの二相クロック生成回路には、二相クロック［φ2］の出力を反転させるインバータ１０６を備えている。このインバータ１０６は、二相クロック［φ2］を反転させたクロックを生成するものである。この反転した位相の二相クロック［φ2］は、後述する比較器２３の出力信号をラッチするタイミングとなるものである。
またこの二相クロック生成回路には、二相クロック［φ2］の出力を反転させるインバータ１０６を備えている。このインバータ１０６は、二相クロック［φ2］を反転させたクロックを生成するものである。この反転した位相の二相クロック［φ2］は、後述する比較器２３の出力信号をラッチするタイミングとなるものである。
さて、図４に示す回路においてスイッチ２１ａは、比較器２３の出力ｙが正の状態のときＩ／Ｖ変換器５ａの出力を選択する。また比較器２３の出力ｙが正のときで、クロック発生器２４から出力される二相クロック［φ1］の論理が［Ｈ］のときは、スイッチ２７ａが開き、スイッチ２７ｃが閉じられる。一方、スイッチ２７ｂは、比較器２３の出力ｙの値によらず閉じられるため、積分器２２の入力サンプリング用コンデンサＣの両端が接地されることになり、このコンデンサＣに蓄積していた電荷が放電される。
次に二相クロック［φ2］の論理が［Ｈ］になったとき、スイッチトキャパシタ回路２７は、スイッチ２７ｃを開き、スイッチ２７ａを閉じる。このためコンデンサＣは、スイッチ２１ａを介してＩ／Ｖ変換器５ａに接続される。このときコンデンサＣの他方の端子は、スイッチ２７ｂが開く代わりにスイッチ２７ｄが閉じるので、Ｉ／Ｖ変換器５ａの出力電圧によってコンデンサＣに電荷が注入される。そして積分器２２の積分コンデンサ２２ｂには、コンデンサＣの電荷を打ち消すような電荷が発生し、これにより積分器２２の出力電圧は、積分コンデンサ２２ｂと入力サンプリング用コンデンサＣとの比によって決定される倍率をもつ反転符号を伴う積分回路を構成する。
一方、比較器２３の出力ｙが負の状態のとき、他方のＩ／Ｖ変換器５ｂの出力がスイッチ２１ｂによって選択されることになる。また比較器２３の出力ｙが負であるため、二相クロック［φ1］が論理［Ｈ］のときスイッチ２７ａが閉じられ、スイッチ２７ｃが開放される。一方スイッチ２７ｂは、比較器２３の出力ｙの値によらず閉じられるため、積分器２２の入力サンプリング用コンデンサＣは、スイッチ２１ｂを介してＩ／Ｖ変換器５ｂの出力電圧による電荷が注入される。
そして二相クロック［φ2］が論理［Ｈ］になったとき、スイッチ２７ａが開いてスイッチ２７ｃが閉じるため入力サンプリング用コンデンサＣは、Ｉ／Ｖ変換器５ｂと切り離される。このとき入力サンプリング用コンデンサＣの他方の端子は、スイッチ２７ｂが開く代わりにスイッチ２７ｄが閉じた状態になる。するとオペアンプ２２ａの入力端子は、仮想接地端子であるため、入力サンプリング用コンデンサＣの両端が接地されることになり、コンデンサＣに蓄えられていた電荷が放電される。
このとき、放電された電荷を打ち消すように積分コンデンサ２２ｂに電荷が発生するが、前述した状態とはスイッチ群の接続状態が異なるため、積分器２２の出力電圧は、積分コンデンサ２２ｂと入力サンプリング用コンデンサＣとの比によって決定される倍率をもつ非反転の積分回路を構成する。
このように比較器２３の出力ｙの状態に応じて、スイッチトキャパシタ回路２７におけるスイッチの位相を制御することで、積分器２２の出力を反転、非反転状態にすることができる。
このように比較器２３の出力ｙの状態に応じて、スイッチトキャパシタ回路２７におけるスイッチの位相を制御することで、積分器２２の出力を反転、非反転状態にすることができる。
そしてこの積分器２２の出力、すなわちオペアンプ２２ａの出力は、所定の閾値と比較される比較器２３に与えられる。そうして比較器２３が比較した結果は、該比較器２３の出力端子から出力されるようになっている。ちなみに比較器２３から出力される信号は、詳細は後述するが基準電位（例えばオペアンプが正負の二電源で駆動される場合は、０Ｖ、＋５Ｖ単電源で駆動される場合は、＋２.５Ｖなど）とオペアンプ２２ａの出力電位とを比較して、前述した入力切替部２１のスイッチ２１ａ，２１ｂを切り替える切替信号となる。
このように構成された本発明に係る変位センサにおいて、ここでは、理解をしやすくするため上述した受光素子１２を構成する二分割フォトダイオード１２ａ，１２ｂに変えて、位置検出素子４を用いた場合について説明する。このとき図４に示す二つの受光素子１２ａ，１２ｂは、図２２に示す位置検出素子４が備える二つの出力端子４ａ，４ｂにそれぞれ相当する。この位置検出素子４は、前述したように該位置検出素子４の検出方向の中央を基準点とし、位置検出素子４の受光部に入射する反射光の位置と基準点とのずれから測定対象物Ｓの変位を検出するものである。
具体的に位置検出素子４の検出方向の一端部側に設けられた出力端子４ａから出力される検出レベル（電流値）は、位置検出素子４の受光面に入射する反射光が一端部側に近いときに最も多く、位置検出素子４の基準端から最も離れたとき、その出力レベルが最小、すなわち［０］となる。この関係を示せば、図７の実線に示すように位置検出素子４における反射光の受光位置が基準端から離れるに従って、検出レベルが減少する右肩下がりの直線となる。
一方、基準端とは反対側の端部に設けられた出力端子４ｂから出力される検出レベル（電流値）は、位置検出素子４の受光面に入射する反射光が前述した一端部側に近いときに最も少なく、この基準端から最も離れたとき、即ち基準端とは反対側に位置する端部に設けられた出力端子側に入射光が位置したとき最大となる。この関係を示せば、図７の一点鎖線に示すように、受光位置が基準端から離れるに従って、検出レベル（電流値）が増加する右肩上がりの直線となる。
さて位置検出素子４の一方の出力端子４ａから出力される電流を［Ｉ1］、他方の出力端子４ｂから出力される電流を［Ｉ2］とする。これらの電流は、上述したようにＩ／Ｖ変換器５ａ，５ｂを介して電流値に比例した電圧値に変換された後、いずれか一方の電圧値が入力切替部２１により選択されて積分器２２に与えられる。
ここで一方のＩ／Ｖ変換器５ａから出力される電圧を［Ｖ1］、他方のＩ／Ｖ変換器５ｂから出力される電圧を［Ｖ2］とする。するとどちらか一方の電圧が入力切替部２１により切り替えられて積分器２２に与えられる。このときの平均電圧を［Ｖ0＝（Ｖ1＋Ｖ2）／２］とし、差電圧を［ΔＶ＝Ｖ1−Ｖ2］とする。これらの式から、［Ｖ1＝Ｖ0＋（ΔＶ／２）］、［Ｖ2＝Ｖ0−（ΔＶ／２）］の二つの関係式が得られる。ここで入力切替部２１が［Ｖ1］を選択した時間を［ｔ1］、［Ｖ2］を選択した時間を［ｔ2］とし、それぞれの時間の差を［Δｔ＝ｔ1−ｔ2］とする。図４の回路図に示すようにＩ／Ｖ変換器の出力電圧が入力サンプリング用コンデンサＣによってサンプリングされる際に、クロックの位相を制御することで、入力サンプリング用コンデンサＣの電荷の符号を反転することが可能になる。したがって積分器２２に与えられる出力信号の極性が逆転し、回路全体として一方は反転の積分回路、他方は非反転の積分回路を形成することになる。また、比較器２３の出力電圧は、前述したように基準電位のレベルを閾値として入力切替部２１を切り替えている。それ故、この比較器２３は、積分器２２の出力電圧が比較器２３の基準電位になるようにフィードバックループを形成する役割を担うことになる。換言すれば、入力切替部２１、積分器２２および比較器２３で構成される回路は、ある一定時間［ｔ］に亘って測定したときの積分器２２に対する入力電圧が基準電位になるようフィードバック制御する回路と見なすことができる。ここに、積分器２２に入力される誤差電圧を［ＶE］は、次式で表すことができる。
ここで一方のＩ／Ｖ変換器５ａから出力される電圧を［Ｖ1］、他方のＩ／Ｖ変換器５ｂから出力される電圧を［Ｖ2］とする。するとどちらか一方の電圧が入力切替部２１により切り替えられて積分器２２に与えられる。このときの平均電圧を［Ｖ0＝（Ｖ1＋Ｖ2）／２］とし、差電圧を［ΔＶ＝Ｖ1−Ｖ2］とする。これらの式から、［Ｖ1＝Ｖ0＋（ΔＶ／２）］、［Ｖ2＝Ｖ0−（ΔＶ／２）］の二つの関係式が得られる。ここで入力切替部２１が［Ｖ1］を選択した時間を［ｔ1］、［Ｖ2］を選択した時間を［ｔ2］とし、それぞれの時間の差を［Δｔ＝ｔ1−ｔ2］とする。図４の回路図に示すようにＩ／Ｖ変換器の出力電圧が入力サンプリング用コンデンサＣによってサンプリングされる際に、クロックの位相を制御することで、入力サンプリング用コンデンサＣの電荷の符号を反転することが可能になる。したがって積分器２２に与えられる出力信号の極性が逆転し、回路全体として一方は反転の積分回路、他方は非反転の積分回路を形成することになる。また、比較器２３の出力電圧は、前述したように基準電位のレベルを閾値として入力切替部２１を切り替えている。それ故、この比較器２３は、積分器２２の出力電圧が比較器２３の基準電位になるようにフィードバックループを形成する役割を担うことになる。換言すれば、入力切替部２１、積分器２２および比較器２３で構成される回路は、ある一定時間［ｔ］に亘って測定したときの積分器２２に対する入力電圧が基準電位になるようフィードバック制御する回路と見なすことができる。ここに、積分器２２に入力される誤差電圧を［ＶE］は、次式で表すことができる。
ＶE＝Ｖ1・ｔ1−Ｖ2・ｔ2
＝｛Ｖ0＋（ΔＶ／２）｝ｔ1−｛Ｖ0−（ΔＶ／２）｝（ｔ−ｔ1）
＝（ΔＶ／２）・ｔ＋Ｖ0・Δｔ
この式の両辺をｔ・Ｖ0で割ると、次式を得る。
（ΔＶ／２）・ｔ＋Ｖ0・Δｔ＝ＶE
｛ΔＶ／（２Ｖ0）｝＋（Δｔ／ｔ）＝（ＶE／Ｖ0）（１／ｔ）
ここで上述したように比較器２３が出力する切替信号をフィードバックしていることから誤差電圧ＶEは、平均電圧Ｖ0より小さい正の実数となることは明らかである。したがって［ｔ］が十分大きいとすると、上式の右辺［１／ｔ］は［０］に近づく。よって、次式を得る。
＝｛Ｖ0＋（ΔＶ／２）｝ｔ1−｛Ｖ0−（ΔＶ／２）｝（ｔ−ｔ1）
＝（ΔＶ／２）・ｔ＋Ｖ0・Δｔ
この式の両辺をｔ・Ｖ0で割ると、次式を得る。
（ΔＶ／２）・ｔ＋Ｖ0・Δｔ＝ＶE
｛ΔＶ／（２Ｖ0）｝＋（Δｔ／ｔ）＝（ＶE／Ｖ0）（１／ｔ）
ここで上述したように比較器２３が出力する切替信号をフィードバックしていることから誤差電圧ＶEは、平均電圧Ｖ0より小さい正の実数となることは明らかである。したがって［ｔ］が十分大きいとすると、上式の右辺［１／ｔ］は［０］に近づく。よって、次式を得る。
ΔＶ／２Ｖ0≒−Δｔ／ｔ
つまり位置検出素子４から出力される光電流に関する次式を得ることができる。
（Ｖ1−Ｖ2）／（Ｖ1＋Ｖ2）＝（ｔ2−ｔ1）／（ｔ1＋ｔ2）
尚、前述したように比較器２３の出力ｙは、基準クロックに基づいて出力される。このため［ｔ1］ならびに［ｔ2］の時間は、基準クロックに同期し、二相クロック［φ1］、［φ2］からなる一定周期を基本としたその周期の選択回数となる。この周期の選択回数は、例えばカウンタによって容易に計数することができる。よって、入力切替部２１が［Ｖ1］を選択した回数を［Ｎ1］、［Ｖ2］を選択した回数を［Ｎ2］とすると、次式のように表すこともできる。
つまり位置検出素子４から出力される光電流に関する次式を得ることができる。
（Ｖ1−Ｖ2）／（Ｖ1＋Ｖ2）＝（ｔ2−ｔ1）／（ｔ1＋ｔ2）
尚、前述したように比較器２３の出力ｙは、基準クロックに基づいて出力される。このため［ｔ1］ならびに［ｔ2］の時間は、基準クロックに同期し、二相クロック［φ1］、［φ2］からなる一定周期を基本としたその周期の選択回数となる。この周期の選択回数は、例えばカウンタによって容易に計数することができる。よって、入力切替部２１が［Ｖ1］を選択した回数を［Ｎ1］、［Ｖ2］を選択した回数を［Ｎ2］とすると、次式のように表すこともできる。
（Ｖ1−Ｖ2）／（Ｖ1＋Ｖ2）＝（Ｎ2−Ｎ1）／（Ｎ1＋Ｎ2）
具体的に図８に示すように位置検出素子４に入射する反射光の受光位置が、受光面の長手方向に対して３：１に内分する点に位置している場合、この受光位置から遠い位置検出素子４の出力端子４ａから出力される電流を［Ｉ1］、受光位置に近い側の位置検出素子４の出力端子４ｂから出力される電流を［Ｉ2］とすれば、［Ｉ2］の方が［Ｉ1］に比べて３倍の電流が流れることになる。すなわち［Ｉ2＝３・Ｉ1］で示される電流の関係式が成立する。
具体的に図８に示すように位置検出素子４に入射する反射光の受光位置が、受光面の長手方向に対して３：１に内分する点に位置している場合、この受光位置から遠い位置検出素子４の出力端子４ａから出力される電流を［Ｉ1］、受光位置に近い側の位置検出素子４の出力端子４ｂから出力される電流を［Ｉ2］とすれば、［Ｉ2］の方が［Ｉ1］に比べて３倍の電流が流れることになる。すなわち［Ｉ2＝３・Ｉ1］で示される電流の関係式が成立する。
このとき図４に示す回路が、どのように作動するのかについて詳細に述べる。先ずオペアンプ５１，５２，２２ａや比較器２３などの回路は、正負の二電源（両電源）で作動するものとし、その基準電位を［０Ｖ］と仮定する。そして最初、入力切替部２１のスイッチ２１ｂが、次段のスイッチトキャパシタ回路２７に接続されているものとする。即ち、比較器２３の出力が負側に振れていると仮定し、積分器２２の出力は、［−２.５Ｖ］であったとする。このとき積分器２２の出力が、基準電位［０Ｖ］よりも低いため、比較器２３の出力ｙが負側になり、その結果の入力切換スイッチ２１ｂが選択される。
このときＩ／Ｖ変換器５ａは、位置検出素子４の一方の出力端子４ｂから電流［Ｉ2］に相当する電圧値の電圧を出力する。この電圧は、入力切替部２１で選択されているスイッチ２１ｂから出力される。
積分器２２の入力サンプリング用コンデンサＣには、二相クロック［φ1］が論理［Ｈ］のときスイッチ２７ａ，２１ｂを介してＩ／Ｖ変換器５ｂの出力が接続される。入力サンプリング用コンデンサＣの他端は、スイッチ２７ｂによって接地されている。そして二相クロック［φ2］が論理［Ｈ］のときスイッチトキャパシタ回路２７は、入力サンプリング用コンデンサＣに接続されたスイッチ２７ａが開き、スイッチ２７ｃが閉じる。一方、入力サンプリング用コンデンサＣの他端側では、スイッチ２７ｂが開かれ、スイッチ２７ｄが閉じられる。このため、入力サンプリング用コンデンサＣに充電されていた電荷を放電するように、積分コンデンサ２２ｂ（Ｃｉ）に対して逆向きの電荷が発生し、積分器２２の出力電圧が上昇する。このときの積分器２２の時定数（ゲイン）は、基準クロックとキャパシタ比［Ｃ／Ｃｉ］で決定される。ここでは、説明を簡単にするため、二相クロック［φ1］、［φ2］からなる１周期での積分結果が、丁度［１Ｖ］上昇するものと仮定する。
積分器２２の入力サンプリング用コンデンサＣには、二相クロック［φ1］が論理［Ｈ］のときスイッチ２７ａ，２１ｂを介してＩ／Ｖ変換器５ｂの出力が接続される。入力サンプリング用コンデンサＣの他端は、スイッチ２７ｂによって接地されている。そして二相クロック［φ2］が論理［Ｈ］のときスイッチトキャパシタ回路２７は、入力サンプリング用コンデンサＣに接続されたスイッチ２７ａが開き、スイッチ２７ｃが閉じる。一方、入力サンプリング用コンデンサＣの他端側では、スイッチ２７ｂが開かれ、スイッチ２７ｄが閉じられる。このため、入力サンプリング用コンデンサＣに充電されていた電荷を放電するように、積分コンデンサ２２ｂ（Ｃｉ）に対して逆向きの電荷が発生し、積分器２２の出力電圧が上昇する。このときの積分器２２の時定数（ゲイン）は、基準クロックとキャパシタ比［Ｃ／Ｃｉ］で決定される。ここでは、説明を簡単にするため、二相クロック［φ1］、［φ2］からなる１周期での積分結果が、丁度［１Ｖ］上昇するものと仮定する。
具体的に積分器２２が積分した結果、例えば積分器２２の出力電圧が［＋１Ｖ］上昇したとする。すると積分器２２の出力波形は、図９に示すように［−２.５Ｖ］から［＋１Ｖ］上昇して［−１.５Ｖ］となる。ちなみに図９におけるクロック信号は、二相クロック［φ2］を示している。この二相クロック［φ2］が論理［Ｌ］から論理［Ｈ］への変化、すなわちクロック信号の立ち上がりによって、積分器２２の出力がステップ状に変化する。そして二相クロック［φ1］の論理が［Ｈ］のとき、スイッチ２７ｄが開き、積分器２２の入力が開放状態になるため電荷は移動しない。このため積分器２２の出力電圧は、変化しない。
このとき積分器２２の出力が基準電位［０Ｖ］を超えていないため、比較器２３の出力ｙは変化しない。それ故、入力切替部２１は、スイッチ２１ａが開かれたままであり、スイッチ２１ｂが閉じられたままの状態を維持する。そして二相クロック［φ1］の論理が［Ｈ］のとき、再びＩ／Ｖ変換器５ｂの出力が、サンプリング用コンデンサＣによってサンプリングされて、上述したときと同様に積分器２２の電圧を［＋１Ｖ］上昇させる。この結果、積分器２２の出力電圧は、［−１.５Ｖ］から［−０.５Ｖ］に変化する。しかるに積分器２２の出力電圧は、基準電圧［０Ｖ］を超えないため比較器２３の出力ｙは、引き続き変化しない。つまり入力切替部２１のスイッチの状態も変化しない。
更に次のクロック周期において、積分器２２の出力電圧が更に［＋１Ｖ］上昇したとすると、積分器２２の出力電圧は［＋０.５Ｖ］となる。このとき比較器２３の入力電圧は、基準電圧［０Ｖ］を上回る。このため比較器２３の出力ｙは、これまで負であったものが正に反転する。すると入力切替部２１は、比較器２３の出力信号ｙを受けてスイッチ２１ｂを開くと共に、スイッチ２１ａを閉じる。このため位置検出素子４の他方の出力端子４ａからの電流［Ｉ1］を電圧値に変換した値が、スイッチトキャパシタ回路２７の入力に与えられる。
ところで、上述したように二つのＩ／Ｖ変換器５ａ，５ｂからそれぞ出力される電流の比を、［Ｉ2＝３・Ｉ1］としているので、Ｉ／Ｖ変換器５ａ，５ｂから、それぞれ出力される電圧値の大きさ（絶対値）も３倍異なることになる。したがって、次の二相クロックの周期で、積分器２２の出力電圧は、［０.５−３＝−２.５Ｖ］に変化する。すると比較器２３の出力ｙが変化すると共に、再び入力切替部２１のスイッチ２１ｂが閉じ、スイッチ２１ａが開く。以降、上述した動作を繰り返す。
ところで図４において積分器２２は、一つのオペアンプ２２ａからなる一次積分回路であるが、上述した例のように入力電流の比を整数で表すことができる場合は、比較器２３の出力が周期的なパターンとなってしまう。そのパターン周期が既知であれば問題ないが、一般に入力電流の比を計測するものであるため既知ではない。このためパターン周期とは異なる周期を用いた計測の場合、検出誤差が大きくなるという不具合がある。この種の不具合は、ΔΣ変調回路におけるトーン信号と呼ばれている。このトーン信号の発生を防止するには、積分器の段数を増やして高次の構成にしたり、量子化器となる比較器への入力にdither信号とよばれる疑似ランダム信号を加えたりすることで、入力パターンをランダムに近い状態にする手法をとればよい。
このようにΔΣ変換部を用いた本発明に係る変位センサは、換言すれば比較器２３の出力により入力切替部２１のスイッチを切り替えて積分器の出力が［０Ｖ］になるようにフィードバック制御を行うよう構成された回路である。このとき、比較器が２３が出力する切替信号において、一方のＩ／Ｖ変換器を選択している時間と他方のＩ／Ｖ変換器を選択している時間との和および差をとり、それらの比を求めれば、前述したようにして対象物の変位を求めることができる。つまり、ΔΣ変調器を用いた本発明に係る変位センサは、ディジタル値として求められる入力切替部２１の切替時間に基づき対象物の変位を容易に求めることが可能となる。
具体的には、オペアンプ２２ａの出力（積分電圧）と、比較器２３が参照する基準電位との比較は、積分電圧が十分静定（飽和）した後に行う。例えば、二相クロック［φ2］の立ち下がり時に比較器２３が比較した結果を出力するようにする。また比較器２３には、比較した結果を次の比較まで保持できるようラッチ回路を内蔵したラッチ付コンパレータを用いるとよい。これにより入力切換スイッチ２１ａ，２１ｂや、スイッチトキャパシタ回路２７のスイッチ２７ａ，２７ｃは、次に比較器２３の出力が切り替わるまでの間、現時点におけるスイッチの状態を維持することができる。ちなみに図９でも二相クロック［φ2］の立ち下がり時、比較器２３が積分器２２が出力した電圧と基準電圧との比較を行い、その結果、どちらのＩ／Ｖ変換器が選択されているのかを示すパルス信号が出力される様子を示している。尚、図９では二相クロック［φ1］を省略しているが、図４に示すように二相クロック［φ1，φ2］は、図６に示したように基準クロック［φ］をベースにして生成した、互いに重なり合わない二相クロック信号である。
また本発明に係る変位センサは、ディジタル値を用いて対象物の変位を求めており、アナログ的な要素が含まれない。それ故、調整の必要がなく、更には経年変化等の影響を受けることもなく、誤差の少ない変位測定を簡易な回路によって実現することが可能となる。
更に本発明に係る変位センサに用いる比較器２３は、一般にラッチ付きコンパレータを用いればよい。つまり比較器２３からは、二値のディジタル信号が出力される。このため工場内等のようにノイズが多い環境下で比較器２３の信号線を引き回す場合があったとしてもノイズに強いディジタル信号故、十分使用に耐えることができる。
更に本発明に係る変位センサに用いる比較器２３は、一般にラッチ付きコンパレータを用いればよい。つまり比較器２３からは、二値のディジタル信号が出力される。このため工場内等のようにノイズが多い環境下で比較器２３の信号線を引き回す場合があったとしてもノイズに強いディジタル信号故、十分使用に耐えることができる。
また比較器２３の出力に接続するディジタルフィルタ２５は、比較器２３の出力を平均化し、更には、二値しか出力することができない比較器２３の出力を多ビットに変換して出力することができる。このため、本発明に係る変位センサにあっては、高分解能を有するディジタル信号を得ることができる。また本発明に係る変位センサは、ディジタルフィルタ２５を用いている。このためフィルタの定数変更を行いたい場合であっても、該フィルタに与えるパラメータの変更のみで行うことが可能となり、所望の検出特性を容易に得ることが可能である。
また本発明に係る変位センサは、上述したように入力切替部２１、積分器２２および比較器２３でΔΣ変換部２０を構成している。このΔΣ変換部２０は、その回路自体ノイズ・シェーピング効果を備えている。つまり入力換算ノイズで考えた場合、比較器２３の入力端に加わるノイズは、等価的に微分回路を経由したことと考えてよい。つまり低周波帯域になるに従い、抑圧されるゲインが増大することになる。例えば、本発明に係る変位センサを変位検出に用いた場合、位置検出素子または受光素子が出力する検出信号は、直流成分ないし低周波帯域の信号であることが多い。それ故、本発明に係る変位センサは、高周波帯域の信号が主となるノイズによる影響を受けにくい。
尚、上述した変位センサは、その作動を理解しやすくするため位置検出素子４（ＰＳＤ）を用いて説明したが、受光面が同一方向となるよう横並びに配置された二分割フォトダイオードで構成しても勿論かまわない。
また本発明に係る変位センサにあっては、受光素子１２そのものをΔΣ変換部２０のフィードバック制御ループ内で制御してもよい。この場合、比較器２３までのアナログ回路は、高精度が要求される部品点数が少なくて済む。つまり、本発明の変位センサは、高精度が要求される部品を多く用いることなく対象物の位置検出を行うことが可能である。更には一対の受光素子１２ａ、１２ｂがそれぞれ検出した出力信号の比は、比較器２３から出力されるディジタル信号である。このため出力されるディジタル信号を用いれば、例えばパソコン等でデータ処理を行うことができ、高度な変位センサに適用することがＡＤ変換器を用いてアナログ信号をディジタル信号に変換することなく可能である。
また本発明に係る変位センサにあっては、受光素子１２そのものをΔΣ変換部２０のフィードバック制御ループ内で制御してもよい。この場合、比較器２３までのアナログ回路は、高精度が要求される部品点数が少なくて済む。つまり、本発明の変位センサは、高精度が要求される部品を多く用いることなく対象物の位置検出を行うことが可能である。更には一対の受光素子１２ａ、１２ｂがそれぞれ検出した出力信号の比は、比較器２３から出力されるディジタル信号である。このため出力されるディジタル信号を用いれば、例えばパソコン等でデータ処理を行うことができ、高度な変位センサに適用することがＡＤ変換器を用いてアナログ信号をディジタル信号に変換することなく可能である。
尚、上述した実施形態において、入力切替部２１のスイッチ２１ａ，２１ｂは、比較器２３の出力ｙに応じて開閉されるが、スイッチトキャパシタ回路２７のスイッチ２７ａにおいても、比較器２３の出力ｙに応じてその開閉状態が決定されている。そこで図１０には、これらのスイッチを共有化して構成した変位センサを示す。
この図に示すようにＩ／Ｖ変換器５ａから出力される信号は、入力切替部２１を介して二相クロック［φ2］が論理［Ｈ］のときだけ入力切替部２１のスイッチ２１ａを介して入力サンプリング用コンデンサＣに与えられる。一方、Ｉ／Ｖ変換器５ｂから出力される信号は、二相クロック［φ1］が論理［Ｈ］のときだけ入力切替部２１のスイッチ２１ｂを介して入力サンプリング用コンデンサＣに与えられる。これらのことから、スイッチ２１ａを閉じる条件を比較器２３の出力ｙの条件に加えてクロックの位相が［φ2］のときのみ閉じるようにする。この図に示す回路は、スイッチ２１ｂに対しても、比較器２３の出力ｙの状態に加えて、二相クロック［φ2］が論理［Ｈ］のときのみ閉じるように変更したものである。このようにすることで、スイッチトキャパシタ回路２７の中のスイッチ２７ａを省略できる。また、この回路においてスイッチ２７ｃを閉じるときには、入力切替部２１のスイッチ２１ａ，２１ｂが開放されるため、Ｉ／Ｖ変換器５ａ，５ｂの出力端子が切り離されることになる。このためＩ／Ｖ変換器５ａ，５ｂの出力は、短絡されない。
この図に示すようにＩ／Ｖ変換器５ａから出力される信号は、入力切替部２１を介して二相クロック［φ2］が論理［Ｈ］のときだけ入力切替部２１のスイッチ２１ａを介して入力サンプリング用コンデンサＣに与えられる。一方、Ｉ／Ｖ変換器５ｂから出力される信号は、二相クロック［φ1］が論理［Ｈ］のときだけ入力切替部２１のスイッチ２１ｂを介して入力サンプリング用コンデンサＣに与えられる。これらのことから、スイッチ２１ａを閉じる条件を比較器２３の出力ｙの条件に加えてクロックの位相が［φ2］のときのみ閉じるようにする。この図に示す回路は、スイッチ２１ｂに対しても、比較器２３の出力ｙの状態に加えて、二相クロック［φ2］が論理［Ｈ］のときのみ閉じるように変更したものである。このようにすることで、スイッチトキャパシタ回路２７の中のスイッチ２７ａを省略できる。また、この回路においてスイッチ２７ｃを閉じるときには、入力切替部２１のスイッチ２１ａ，２１ｂが開放されるため、Ｉ／Ｖ変換器５ａ，５ｂの出力端子が切り離されることになる。このためＩ／Ｖ変換器５ａ，５ｂの出力は、短絡されない。
このように構成しても上述したように高精度が要求される部品を多く用いることなく対象物の位置検出を行うことが可能である。
次に本発明の別の実施形態に係る変位センサについて図面を参照しながら説明する。この別の実施形態が上述した実施形態と異なるところは、受光素子１２が検出した出力信号に対して連続時間の積分器を用いるところであり、離散化（ディジタル化）を比較器２３の前段で行う点にある。
次に本発明の別の実施形態に係る変位センサについて図面を参照しながら説明する。この別の実施形態が上述した実施形態と異なるところは、受光素子１２が検出した出力信号に対して連続時間の積分器を用いるところであり、離散化（ディジタル化）を比較器２３の前段で行う点にある。
図１１は、図３に示すブロック図からディジタルフィルタ２５およびＣＰＵ２６を省略した回路の一例を示す回路図である。この図において投光素子１、投光レンズ２、集光レンズ３からなる光学系も省略してある。尚、この図において上述した機能を満たす回路部位にあっては、同符号を付してその説明を略述する。
この図において、入力切替部２１により選択されたＩ／Ｖ変換器５ａ，５ｂの出力電圧は、抵抗器Ｒを介して積分器２２を構成するオペアンプ２２ａおよび積分器２２のコンデンサ２２ｂに与えられて、その積算値が比較器２３に与えられる。つまり積分器２２から出力される積算信号は、アナログ信号である。そして積分器２２から出力されたＩ／Ｖ変換器５から出力された電圧は、基準値［０Ｖ］と比較する比較器２３に与えられる。この比較器２３は、所定の周波数のクロック信号を出力するクロック発生部２４のクロック信号により比較動作が制御されている。具体的に比較器２３は、クロック発生部２４が出力するクロック信号の立ち上がりまたは立ち下がりエッジで積分器２２が出力した出力電圧を基準値［０Ｖ］と比較する。このとき、上述したように積分器２２が出力した電圧が基準値［０Ｖ］を上回っているとき、あるいは下回っているとき積分器２２の出力が、基準値［０Ｖ］になるように切り替える。
この図において、入力切替部２１により選択されたＩ／Ｖ変換器５ａ，５ｂの出力電圧は、抵抗器Ｒを介して積分器２２を構成するオペアンプ２２ａおよび積分器２２のコンデンサ２２ｂに与えられて、その積算値が比較器２３に与えられる。つまり積分器２２から出力される積算信号は、アナログ信号である。そして積分器２２から出力されたＩ／Ｖ変換器５から出力された電圧は、基準値［０Ｖ］と比較する比較器２３に与えられる。この比較器２３は、所定の周波数のクロック信号を出力するクロック発生部２４のクロック信号により比較動作が制御されている。具体的に比較器２３は、クロック発生部２４が出力するクロック信号の立ち上がりまたは立ち下がりエッジで積分器２２が出力した出力電圧を基準値［０Ｖ］と比較する。このとき、上述したように積分器２２が出力した電圧が基準値［０Ｖ］を上回っているとき、あるいは下回っているとき積分器２２の出力が、基準値［０Ｖ］になるように切り替える。
このように構成した本発明の別の実施形態にかかる変位センサにあっても、上述したように、比較器２３が入力切替部２１に入力する切替信号の時間から対象物の変位を求めることができる。つまり、比較器２３が一方のＩ／Ｖ変換器５ａを選択する時間と他方のＩ／Ｖ変換器５ｂを選択する時間との和および差の比に基づき対象物の変位を求めることができる。
また上述した変位センサにあっては、従来の変位センサのように測定対象物Ｓの変位を測定するに際して予め受光素子（例えば位置検出素子）の長手方向（変位検出方向）の中央に測定対象物Ｓから反射される反射光を光学系により集光したスポット光を位置付けてから計測を行うだけでなく、特に図示しないが例えば積分器２２の入力端子に可変電圧を重畳させることにより電気的に変位点の中心をずらしておき（オフセット）、測定対象物Ｓの変位を検出することも可能である。
次に上述したようにして構成した変位センサについて、その正当性を検証すべく、各種のシミュレーションを実施した。このシミュレーションは、上述したように積分器を二段用いた構成にしており、比較器２３の出力段にフィルタ（ローパスフィルタ）２５を設けたものである。つまり比較器２３の出力信号をフィルタ（ローパスフィルタ）２５に通してΔΣ変換部２０の出力信号を平均化処理したものである。このフィルタ２５を通してΔΣ変換部２０の出力信号を平均化処理することで、受光素子１２ａ，１２ｂ（位置検出素子４）の集光位置をより正確に求めることができる。もちろんフィルタ２５で平均化するデータ数を増やせば、その分、分解能を向上させることはできる反面、得られる出力の頻度、すなわちデータレートが遅くなることを意味する。
尚、フィルタ２５は、狭帯域で急峻な周波数特性が必要とされるが、ΔΣ変換部２０の出力は、すでに離散化されたディジタル信号である。このためフィルタ２５には、ディジタルフィルタを適用することができる。ディジタルフィルタを用いることで、フィルタ特性を急峻にすることが容易にでき好ましい。しかしながらフィルタ２５の出力データレートと精度（誤差）とは前述したように背反する関係にあり、それ故、適切な出力データレートと精度（誤差）とは、適用されるアプリケーションによって選定する必要がある。
さて、具体的には位置検出素子４の受光素子長を［１００μｍ］、クロック発生部２４の発振周波数を［１ＭＨｚ］、位置検出素子４の二つの端子から出力される電流を［Ｉ1＝０.８］、［Ｉ2＝０.２］としてシミュレーションを行った。その結果、図１２に示すように、出力レートが［１ｍｓ］のときの位置誤差の標準偏差は［０.１×１０-2］であり、出力レートが［３ｍｓ］，［１０ｍｓ］，［１５ｍｓ］，［２０ｍｓ］および［３０ｍｓ］のときの位置誤差の標準偏差は、それぞれ［０.２×１０-5μｍ］、［０.１×１０-6μｍ］、［０.９×１０-8μｍ］、［０.４×１０-9μｍ］および［０.１×１０-9μｍ］となる。この図が示すように受光素子長が［１００μｍ］の位置検出素子４の場合、例えば出力レートを［５ｍｓ］に設定すれば［１０-6μｍ］オーダで検出することが可能な位置検出精度を得ることが可能となることが判る。
次に本発明に係る変位センサにおいて、集光位置に対する誤差のシミュレーションを実施した。まずサンプリング周波数が［１ＭＨｚ］、フィルタ２５（ローパスフィルタ）のデータレート［３.０ｍｓ］でフィルタリングした理想的な検出値を求めたところ図１３に示すように位置検出素子４の集光位置と位置検出素子４の二つの端子から出力される電流の和および差の比［（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2）］は、位置検出素子４の集光位置と直線比例する関係となった。つまり、位置検出素子４の長手方向（変位検出方向）の一端部を基準位置とすると、集光位置がこの位置にあるとき、［（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2）＝１］であり、集光位置が位置検出素子４の基準点から該位置検出素子４の中央部にあるとき、［（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2）＝０］であり、集光位置が位置検出素子４の基準点から最も離れた他端部にあるとき、［（Ｉ1−Ｉ2）／（Ｉ1＋Ｉ2）＝−１］となる。
次いで本発明に係る変位センサの検出値をシミュレーションしてみると、図１４に示すように位置検出素子４の両端部から長手方向（変位検出方向）に対して［１０μｍ］の範囲で、［１〜０.５×１０-3μｍ］の誤差というわずかの誤差があるのみで、それ以外の部位にあっては、誤差が見られないという結果を得ることができた。これは、本発明に係る変位センサは、例え出力レートが［３ｍｓ］という高速であってもその誤差はわずか［１ｎｍ］以下の精度が得られることを示していることにほかならない。
ところで対象物における反射面の反射率が変化すると、位置検出素子４が受光する光（反射光）のレベルも変化する。そこで上述した位置検出素子４の二つの検出端子がそれぞれ出力する電流［Ｉ1］および［Ｉ2］の基準受光レベルを［１］として、［０.５〜１.５］倍の範囲でそれぞれ同時に変化させるシミュレーションを行った。ちなみに本シミュレーションは、クロック発生部２４が出力するクロックの周波数を［１ＭＨｚ］でデータ更新周期を［３ｍｓ］とした。その結果、図１５に示すように受光レベルが［０.５〜１.５］倍の範囲で変化したとしても検出誤差は［０.５μｍ］の範囲内の収まる結果を得ることができた。つまり本発明に係る変位センサにあっては、例え受光レベルが変化したとしても検出精度には影響を受けないとが確かめられた。これは本発明に係る変位センサが、受光素子１２に到達する受光量の絶対値ではなく、位置検出素子４の二つの検出端子から出力される電流値の相対比を求める回路によることにほかならないためである。
さて、上述した変位センサにあっては、理解を容易にするために受光素子１２に位置検出素子４を用いた回路およびシミュレーションの結果を示した。しかしながら本発明に係る変位センサは、位置検出素子４に限ることなく、例えば二つの受光素子、具体的には受光面が同一方向になるように横並びに近接させた二分割フォトダイオードであってもかまわない。この種の二分割フォトダイオードは、図１６に示すように二つの方形型の受光素子１２ａ，１２ｂをそれぞれの受光面が対象物からの反射光を受けるように同一方向に横並びに列べて構成される。
そこで図１６に示すような二つの方形型の受光素子１２ａ，１２ｂとの間隙を［２Ｘｓ］とし、対象物からの反射光が図示しない光学系により集光された半径［ｒ］のスポット光が二つの受光素子１２ａ，１２ｂに到達したものとしてシミュレーションを行った。具体的には、二つの受光素子１２ａ，１２ｂとの間隙を［２Ｘｓ＝１０μｍ］、スポット光の半径を［ｒ＝５０μｍ］としてスポット光が受光素子１２ａに到達する受光位置によって受光素子１２ａに投影されるスポット光の面積変化を求めた。具体的には、図１６に示すように、二つの受光素子１２ａ，１２ｂの間隙中心を基準として、受光素子１２ａ側に向かってこの間隙中心線に垂直になるようにｘ軸をとる。そしてスポット光の中心［Ｏ］と、ｘ軸と交わるスポット光の円周との距離を［Ｘ］とする。するとこのスポット光が受光素子１２ａの受光面に占める面積は、扇形ＯＡＢの面積から三角形ＯＡＢの面積を引いたものとして求めることができる。
そうしてスポット光の中心をｘ軸に沿って変化させたとき、図１７の実線に示すように［Ｘ＝−４０μｍ］、すなわちスポット光の円周部が受光素子１２ａにおける受光面の端部に接したところから徐々に受光素子１２ａの受光面に占めるスポット光の投影面積が増加する。ちなみに、図１７に示すグラフにおいて、一点鎖線は扇形ＯＡＢの面積であり、二点鎖線は、三角形ＯＡＢの面積を示している。
このグラフが示すように対象物から反射した円形のスポット光が方形の受光素子に到達したとしても、受光素子１２ａ，１２ｂの間隙の中心近傍においては、十分な線形性が保たれていることが確認できる。ちなみに測定対象物Ｓから反射されて二つの受光素子１２ａ，１２ｂに到達する円形のスポット光の半径［ｒ］は、この二つの受光素子１２ａ，１２ｂの間隙［Ｘｓ］より大きい必要がある［ｒ＞Ｘｓ］。しかし実際には、二分割フォトダイオードを形成する二つの受光素子１２ａ，１２ｂの間隙［Ｘｓ］以下までスポット光を絞ることは困難であるので、実用上問題ない。
尚、本発明に係る変位センサにあっては、ΔΣ変換部２０から出力される信号をフィルタ２５で平均化処理を行った後、ＣＰＵ２６によって演算処理を行っている。このＣＰＵ２６を用いれば、図１７のグラフが示す両端、すなわち円形スポット光が受光素子１２の縁部近傍のみに位置したときの非線形性を補正することが可能となる。
或いは上述した方形の受光素子１２に限らず例えば特開昭６２−１２３７８４号公報に開示される受光素子（クサビ型受光素子：図１８）を本発明に係る変位センサに適用してもよい。この場合、受光素子１２の受光面に照射されるスポット光は、円形であっても（図１８（ａ））、反射光をスリットを介して受光素子１２の受光面に照射（図１８（ｂ））してもよい。このクサビ型受光素子は、いずれの形のスポット光であっても受光素子１２の長手方向に対してこのスポット光を移動（変位）させたとき、各受光素子から出力される検出信号（電流値）の線形変化が大きくなることが知られている。したがって、上述したくさび形受光素子を用いて本発明に係る変位センサを構成した場合、ΔΣ変換部２０から出力される信号をフィルタ２５で平均化処理を行った後、ＣＰＵ２６によって演算処理を行えば、受光素子１２の受光位置と受光素子１２から出力される電流値の非線形性を補正することができ、変位計測に極めて有用である。
或いは上述した方形の受光素子１２に限らず例えば特開昭６２−１２３７８４号公報に開示される受光素子（クサビ型受光素子：図１８）を本発明に係る変位センサに適用してもよい。この場合、受光素子１２の受光面に照射されるスポット光は、円形であっても（図１８（ａ））、反射光をスリットを介して受光素子１２の受光面に照射（図１８（ｂ））してもよい。このクサビ型受光素子は、いずれの形のスポット光であっても受光素子１２の長手方向に対してこのスポット光を移動（変位）させたとき、各受光素子から出力される検出信号（電流値）の線形変化が大きくなることが知られている。したがって、上述したくさび形受光素子を用いて本発明に係る変位センサを構成した場合、ΔΣ変換部２０から出力される信号をフィルタ２５で平均化処理を行った後、ＣＰＵ２６によって演算処理を行えば、受光素子１２の受光位置と受光素子１２から出力される電流値の非線形性を補正することができ、変位計測に極めて有用である。
尚、本発明に係る変位センサにあっては、上述した実施形態にとらわれることなく種々変形して実施することが可能である。例えは、上述した変位センサの実施形態にあっては対象物の変位を一次元で測定する変位センサであったが、一対の受光素子（例えば二分割フォトダイオード）または位置検出素子を二次元的または三次元的に配置してもよい。
具体的には、図１９に示すように本発明に係る変位センサ二組がそれぞれ備える受光素子の検出方向を互いに直行するように配置すれば、互いの変位センサがそれぞれ検出した変位量から測定対象物の変位を二次元で捉えることが可能である。図１９において、二つの受光素子１２ａ，１２ｂとを電気的に結合させたものを第１の受光素子とみなし、更に別の二つの受光素子１２ｃ，１２ｄとを電気的に結合させたものを第２の受光素子としてみなす。このようにすることで、こららの受光素子にスポット光が照射されたことによって発生する電流のうち、第１の受光素子１２ａ，１２ｂがそれぞれ発生する受光電流と、第２の受光素子１２ｃ，１２ｄがそれぞれ発生する受光電流の大小を、上述した回路のよって比較すればＹ軸方向の位置を検出することができる。また、同様に第１の受光素子および第２の受光素子のそれぞれ一方の受光素子１２ａ，１２ｃと、それぞれ他方の受光素子１２ｂ，１２ｄが出力した受光電流を用いることでＸ軸方向の位置を検出することができる。あるいは、図２０に示すように本発明に係る変位センサ三組が等しく円弧を持つような扇型の形状であっても互いに隣り合う受光素子が出力する受光信号の比較を行うことで、スポット光がどの半径方向、角度方向に傾いているかの情報を得ることができる。これにより必要に応じて曲座標からＸＹ座標への変換を施すことで、または曲座標のままであっても、物体の二次元上の位置情報として変位を検出できる。これらのように位置検出素子を平面上に配置するのではなく、特に図示しないが立体的に配置することで、測定対象物の変位を三次元的に検出することもできる等、実用上多大なる効果を奏する。
具体的には、図１９に示すように本発明に係る変位センサ二組がそれぞれ備える受光素子の検出方向を互いに直行するように配置すれば、互いの変位センサがそれぞれ検出した変位量から測定対象物の変位を二次元で捉えることが可能である。図１９において、二つの受光素子１２ａ，１２ｂとを電気的に結合させたものを第１の受光素子とみなし、更に別の二つの受光素子１２ｃ，１２ｄとを電気的に結合させたものを第２の受光素子としてみなす。このようにすることで、こららの受光素子にスポット光が照射されたことによって発生する電流のうち、第１の受光素子１２ａ，１２ｂがそれぞれ発生する受光電流と、第２の受光素子１２ｃ，１２ｄがそれぞれ発生する受光電流の大小を、上述した回路のよって比較すればＹ軸方向の位置を検出することができる。また、同様に第１の受光素子および第２の受光素子のそれぞれ一方の受光素子１２ａ，１２ｃと、それぞれ他方の受光素子１２ｂ，１２ｄが出力した受光電流を用いることでＸ軸方向の位置を検出することができる。あるいは、図２０に示すように本発明に係る変位センサ三組が等しく円弧を持つような扇型の形状であっても互いに隣り合う受光素子が出力する受光信号の比較を行うことで、スポット光がどの半径方向、角度方向に傾いているかの情報を得ることができる。これにより必要に応じて曲座標からＸＹ座標への変換を施すことで、または曲座標のままであっても、物体の二次元上の位置情報として変位を検出できる。これらのように位置検出素子を平面上に配置するのではなく、特に図示しないが立体的に配置することで、測定対象物の変位を三次元的に検出することもできる等、実用上多大なる効果を奏する。
５ａ，５ｂ Ｉ／Ｖ変換器
６ａ，６ｂ 増幅器
２０ ΔΣ変換部
２１ 入力切替部
２２ 積分器
２３ 比較器
２４ クロック発生部
２５ ディジタルフィルタ
２６ ＣＰＵ
６ａ，６ｂ 増幅器
２０ ΔΣ変換部
２１ 入力切替部
２２ 積分器
２３ 比較器
２４ クロック発生部
２５ ディジタルフィルタ
２６ ＣＰＵ
Claims (4)
- 対象物に光を照射する投光部と、
所定の基準点から前記対象物までの距離に相関付けられた所定の部位に該対象物から反射された反射光を導く光学系と、
この光学系により導かれた前記反射光を受光する受光面をそれぞれ同一方向、且つ横並びに近接して配置されて該反射光のレベルを検出信号として出力する一対の受光素子と、
これら一対の受光素子がそれぞれ出力した前記検出信号のいずれか一方を選択して出力する切替器と、
この切替器が選択した前記検出信号を所定時間積算して出力する積分器と、
この積分器が出力した出力値が所定の閾値に達したとき、前記切替器に選択した一方の前記検出信号を他方の検出信号に切り替える切替信号を出力する比較器と、
前記比較器が前記切替器に入力する切替信号の一方の検出信号を選択する時間と他方の検出信号を選択する時間との和および差の比から前記対象物の変位を求める演算部を備えることを特徴とする変位センサ。 - 対象物に光を照射する投光部と、
所定の基準点から前記対象物までの距離に相関付けられた所定の部位に該対象物から反射された反射光を導く光学系と、
この光学系により導かれた前記反射光を受光する受光面をそれぞれ同一方向、且つ横並びに近接して配置されて該反射光のレベルを検出信号として出力する一対の受光素子と、
これら一対の受光素子がそれぞれ出力した前記検出信号のいずれか一方を選択して出力する切替器と、
この切替器が選択した前記検出信を積算して出力する積分器と、
この積分器の出力レベルを予め定めた時間毎に所定の基準値と比較し、該出力レベルが所定の閾値に達したとき、前記切替器に選択した一方の前記検出信号を他方の検出信号に切り替える切替信号を出力する比較器と、
前記比較器が前記切替器に入力する切替信号の一方の検出信号を選択する時間と他方の検出信号を選択する時間との和および差の比から前記対象物の変位を求める演算部を備えることを特徴とする変位センサ。 - 請求項１または２に記載の変位センサであって、
更に前記比較器が出力する切替信号の平均レベルを求めるフィルタを備え、
前記演算部は、前記フィルタを介して出力される切替信号の平均レベルから前記対象物の変位を求めるものである変位センサ。 - 前記切替器、積分器および比較器は、ΔΣ変調を行う変調回路であることを特徴とする請求項１または２に記載の変位センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004095932A JP2005283248A (ja) | 2004-03-29 | 2004-03-29 | 変位センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004095932A JP2005283248A (ja) | 2004-03-29 | 2004-03-29 | 変位センサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005283248A true JP2005283248A (ja) | 2005-10-13 |
Family
ID=35181815
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004095932A Pending JP2005283248A (ja) | 2004-03-29 | 2004-03-29 | 変位センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005283248A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008249690A (ja) * | 2007-02-15 | 2008-10-16 | Sick Ag | 誘導型近接センサ |
| JP2010217151A (ja) * | 2009-03-19 | 2010-09-30 | Asahi Kasei Electronics Co Ltd | 角度検出装置および角度検出方法 |
| JP2010217150A (ja) * | 2009-03-19 | 2010-09-30 | Asahi Kasei Electronics Co Ltd | 角度検出装置 |
| JP2011137716A (ja) * | 2009-12-28 | 2011-07-14 | Asahi Kasei Electronics Co Ltd | 磁気検出装置 |
| JP2012194193A (ja) * | 2012-07-11 | 2012-10-11 | Asahi Kasei Electronics Co Ltd | 角度検出装置および角度検出方法 |
| WO2013139021A1 (zh) * | 2012-03-22 | 2013-09-26 | 西安交通大学 | 一种航空专用位移传感器的测量方法 |
| JP2015102408A (ja) * | 2013-11-25 | 2015-06-04 | 株式会社メガチップス | 光学的位置検出装置 |
| JP2016090450A (ja) * | 2014-11-07 | 2016-05-23 | 太陽誘電株式会社 | 変位計測装置および変位計測方法 |
-
2004
- 2004-03-29 JP JP2004095932A patent/JP2005283248A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008249690A (ja) * | 2007-02-15 | 2008-10-16 | Sick Ag | 誘導型近接センサ |
| JP2010217151A (ja) * | 2009-03-19 | 2010-09-30 | Asahi Kasei Electronics Co Ltd | 角度検出装置および角度検出方法 |
| JP2010217150A (ja) * | 2009-03-19 | 2010-09-30 | Asahi Kasei Electronics Co Ltd | 角度検出装置 |
| JP2011137716A (ja) * | 2009-12-28 | 2011-07-14 | Asahi Kasei Electronics Co Ltd | 磁気検出装置 |
| WO2013139021A1 (zh) * | 2012-03-22 | 2013-09-26 | 西安交通大学 | 一种航空专用位移传感器的测量方法 |
| JP2012194193A (ja) * | 2012-07-11 | 2012-10-11 | Asahi Kasei Electronics Co Ltd | 角度検出装置および角度検出方法 |
| JP2015102408A (ja) * | 2013-11-25 | 2015-06-04 | 株式会社メガチップス | 光学的位置検出装置 |
| JP2016090450A (ja) * | 2014-11-07 | 2016-05-23 | 太陽誘電株式会社 | 変位計測装置および変位計測方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6977601B1 (en) | Low power current input delta-sigma ADC using injection FET reference | |
| JP2008187432A (ja) | 定電流源、ランプ電圧発生回路、ａ／ｄ変換器 | |
| JP2009515377A (ja) | 高分解能および広ダイナミックレンジ積分器 | |
| JP2008066986A (ja) | Ａｄ変換回路および光検出装置 | |
| JP2017163546A (ja) | タイミング差異の測定 | |
| JP2005283248A (ja) | 変位センサ | |
| JP2011107086A (ja) | 静電容量検出回路、圧力検出装置、加速度検出装置、および、マイクロフォン用トランスデューサ | |
| JP4372826B2 (ja) | 光学式エンコーダおよび電子機器 | |
| US6462553B1 (en) | Device and method for converting a charge-flow into a frequency signal | |
| JP2008157917A (ja) | 容量差検出回路 | |
| JP2005127762A (ja) | センサ信号処理装置 | |
| JP6643270B2 (ja) | 光検出器 | |
| KR102482182B1 (ko) | 광-디지털 변환을 위한 광-디지털 변환기 장치 및 방법 | |
| US7820957B2 (en) | Optical encoder for detecting movement of a moving object and electronic equipment including the optical encoder | |
| WO2020126336A1 (en) | Sensor arrangement and method for dark count cancellation | |
| JP6243281B2 (ja) | センサ回路 | |
| US7911256B2 (en) | Dual integrator circuit for analog front end (AFE) | |
| US10404269B2 (en) | Analog-to-digital converter and signal processing apparatus | |
| US20230367019A1 (en) | Distance image capturing device and method for capturing distance image | |
| US20060077075A1 (en) | Servo system, apparatus comprising a servo system, sigma delta modulator, and integrated circuitcomprising a sigma delta modulator | |
| JP2012088281A (ja) | 角速度センサ | |
| JP2012112873A (ja) | 周波数計測回路 | |
| JPS5990012A (ja) | 距離測定装置 | |
| JP4667947B2 (ja) | Ａｄ変換装置 | |
| JP2009229165A (ja) | クーロンカウンタ、その内部電源制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071107 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080609 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080806 |