JP2012088281A - 角速度センサ - Google Patents
角速度センサ Download PDFInfo
- Publication number
- JP2012088281A JP2012088281A JP2010237591A JP2010237591A JP2012088281A JP 2012088281 A JP2012088281 A JP 2012088281A JP 2010237591 A JP2010237591 A JP 2010237591A JP 2010237591 A JP2010237591 A JP 2010237591A JP 2012088281 A JP2012088281 A JP 2012088281A
- Authority
- JP
- Japan
- Prior art keywords
- current
- sensor
- output voltage
- angular velocity
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gyroscopes (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【課題】角速度の検出精度の高い角速度センサを提供する。
【解決手段】角速度に基づき、センサ電流を出力するセンサ素子と、全ての前記センサ電流をチョッピングすることによって検波し、チョッパ電流を出力するチョッパ回路と、積分器の第一出力電圧及び第二出力電圧が0ボルトになるように、ラッチ電圧に基づき、前記チョッパ電流と定電流とを加算するか減算するかし、加減算電流を出力する定電流加減算回路と、前記加減算電流に基づく電荷を差動で積分し、前記第一出力電圧及び前記第二出力電圧を出力する前記積分器と、前記第一出力電圧と前記第二出力電圧とを比較し、出力電圧を出力するコンパレータと、クロック信号に基づき、前記コンパレータの出力電圧をラッチし、前記ラッチ電圧を出力するラッチと、を備える。センサ素子の角速度に基づく全てのセンサ電流Iaが、積分器の積分の対象として使用される。
【選択図】図3
【解決手段】角速度に基づき、センサ電流を出力するセンサ素子と、全ての前記センサ電流をチョッピングすることによって検波し、チョッパ電流を出力するチョッパ回路と、積分器の第一出力電圧及び第二出力電圧が0ボルトになるように、ラッチ電圧に基づき、前記チョッパ電流と定電流とを加算するか減算するかし、加減算電流を出力する定電流加減算回路と、前記加減算電流に基づく電荷を差動で積分し、前記第一出力電圧及び前記第二出力電圧を出力する前記積分器と、前記第一出力電圧と前記第二出力電圧とを比較し、出力電圧を出力するコンパレータと、クロック信号に基づき、前記コンパレータの出力電圧をラッチし、前記ラッチ電圧を出力するラッチと、を備える。センサ素子の角速度に基づく全てのセンサ電流Iaが、積分器の積分の対象として使用される。
【選択図】図3
Description
本発明は、角速度センサに関する。
従来の角速度センサについて説明する。図9は、従来の角速度センサを示す回路図である。
センサ素子86は、センサ素子86の角速度に基づき、所定周波数でセンサ電流を出力する。ここで、角速度センサの動作において、センサ電流の2周期が4分割され、これに伴い、第一〜第四タイミングが設けられている。
センサ素子86は、センサ素子86の角速度に基づき、所定周波数でセンサ電流を出力する。ここで、角速度センサの動作において、センサ電流の2周期が4分割され、これに伴い、第一〜第四タイミングが設けられている。
第二タイミングで、スイッチ88とスイッチ90とスイッチ94とがオンするよう制御される。その後、積分手段91は、容量92を用い、このタイミングでのセンサ電流に基づく電荷、及び、DA変換手段99からの電荷を積分し、その積分値を保持する。この積分値は、比較手段97によって所定値と比較され、デジタル信号の比較結果は、演算手段98によって演算される。
第四タイミングで、スイッチ89とスイッチ90とスイッチ95とがオンするよう制御される。その後、積分手段91は、容量93を用い、このタイミングでのセンサ電流に基づく電荷、及び、DA変換手段99からの電荷を積分し、その積分値を保持する。この積分値は、比較手段97によって所定値と比較され、デジタル信号の比較結果は、演算手段98によって演算される。
ここで、第一及び第三タイミングでは、スイッチ90がオフするよう制御されている(例えば、特許文献1参照)。
しかし、従来の技術では、第二及び第四タイミングのみで、センサ素子86の角速度に基づくセンサ電流が積分手段91の積分の対象として使用されることにより、角速度が検出される。換言すると、センサ電流の1/2のみが積分手段91の積分の対象として使用されることにより、角速度が検出される。よって、角速度センサによる角速度の検出精度が低い。
本発明は、上記課題に鑑みてなされ、角速度の検出精度の高い角速度センサを提供する。
本発明は、上記課題に鑑みてなされ、角速度の検出精度の高い角速度センサを提供する。
本発明は、上記課題を解決するため、角速度センサにおいて、角速度に基づき、センサ電流を出力するセンサ素子と、全ての前記センサ電流をチョッピングすることによって検波し、チョッパ電流を出力するチョッパ回路と、積分器の第一出力電圧及び第二出力電圧が0ボルトになるように、ラッチ電圧に基づき、前記チョッパ電流と定電流とを加算するか減算するかし、加減算電流を出力する定電流加減算回路と、前記加減算電流に基づく電荷を差動で積分し、前記第一出力電圧及び前記第二出力電圧を出力する前記積分器と、前記第一出力電圧と前記第二出力電圧とを比較し、出力電圧を出力するコンパレータと、クロック信号に基づき、前記コンパレータの出力電圧をラッチし、前記ラッチ電圧を出力するラッチと、を備えることを特徴とする角速度センサを提供する。
本発明では、センサ素子の角速度に基づく全てのセンサ電流が、積分器の積分の対象として使用される。よって、角速度センサによる角速度の検出精度が高い。
以下、本発明の実施形態を、図面を参照して説明する。
<第一実施形態>
まず、角速度センサの構成について説明する。図1は、角速度センサを示す回路図である。
まず、角速度センサの構成について説明する。図1は、角速度センサを示す回路図である。
角速度センサは、センサ素子10、チョッパ回路20、定電流加減算回路30、積分器40、コンパレータ46、及び、ラッチ47を備える。チョッパ回路20は、スイッチ21〜24を備える。定電流加減算回路30は、電流源31〜32、及び、スイッチ33〜34を備える。積分器40は、容量41〜42、及び、アンプ43を備える。チョッパ回路20と定電流加減算回路30と積分器40とコンパレータ46とラッチ47とは、デルタシグマAD変換器を構成する。
チョッパ回路20の第一入力端子は、センサ素子10の第一出力端子に接続され、第二入力端子は、センサ素子10の第二出力端子に接続され、第一出力端子は、定電流加減算回路30の第一入力端子に接続され、第二出力端子は、定電流加減算回路30の第二入力端子に接続される。積分器40の非反転入力端子は、定電流加減算回路30の第一出力端子に接続され、反転入力端子は、定電流加減算回路30の第二出力端子に接続され、反転出力端子は、コンパレータ46の反転入力端子に接続され、非反転出力端子は、コンパレータ46の非反転入力端子に接続される。ラッチ47の入力端子は、コンパレータ46の出力端子に接続され、出力端子は、角速度センサの出力端子及びスイッチ33〜34の制御端子に接続され、クロック端子は、クロック信号CLKを入力される。
チョッパ回路20において、スイッチ21は、チョッパ回路20の第一入力端子と第二出力端子との間に設けられる。スイッチ22は、チョッパ回路20の第一入力端子と第一出力端子との間に設けられる。スイッチ23は、チョッパ回路20の第二入力端子と第二出力端子との間に設けられる。スイッチ24は、チョッパ回路20の第二入力端子と第一出力端子との間に設けられる。
定電流加減算回路30において、スイッチ33の第一端子は、電流源31を介して電源端子に接続され、第二端子は、定電流加減算回路30の第一入力端子及び第一出力端子に接続され、第三端子は、定電流加減算回路30の第二入力端子及び第二出力端子に接続される。スイッチ34の第一端子は、電流源32を介して接地端子に接続され、第二端子は、定電流加減算回路30の第一入力端子及び第一出力端子に接続され、第三端子は、定電流加減算回路30の第二入力端子及び第二出力端子に接続される。
積分器40において、容量41は、積分器40の非反転入力端子と反転出力端子との間に設けられる。容量42は、積分器40の反転入力端子と非反転出力端子との間に設けられる。アンプ43の非反転入力端子は、積分器40の非反転入力端子に接続され、反転入力端子は、積分器40の反転入力端子に接続され、反転出力端子は、積分器40の反転出力端子に接続され、非反転出力端子は、積分器40の非反転出力端子に接続される。
センサ素子10は、角速度に基づき、センサ電流Ia及びセンサ電流(−Ia)を出力する。チョッパ回路20は、全てのセンサ電流Ia及びセンサ電流(−Ia)をチョッピングすることによって検波し、チョッパ電流Ib及びチョッパ電流(−Ib)を出力する。定電流加減算回路30は、出力電圧Ve及び出力電圧(−Ve)が0ボルトになるように、ラッチ電圧Vgに基づき、チョッパ電流Ibに定電流Icを加算し、チョッパ電流(−Ib)から定電流Icを減算する。または、定電流加減算回路30は、チョッパ電流(−Ib)に定電流Icを加算し、チョッパ電流Ibから定電流Icを減算する。そして、定電流加減算回路30は、加減算電流Id及び加減算電流(−Id)を出力する。
積分器40は、加減算電流Id及び加減算電流(−Id)に基づく電荷を差動で積分し、出力電圧Ve及び出力電圧(−Ve)を出力する。コンパレータ46は、出力電圧Veと出力電圧(−Ve)とを比較し、出力電圧Vfを出力する。ラッチ47は、クロック信号CLKに基づき、出力電圧Vfをラッチし、ラッチ電圧Vgを出力する。
なお、電流源31及びスイッチ33は、DACとして機能している。この時、スイッチ33の制御端子は、DACの入力端子となり、第二〜第三端子は、それぞれDACの出力端子となる。電流源32及びスイッチ34も、同様である。
次に、角速度センサの動作について説明する。図2は、角速度センサのセンサ素子の動きを例示する図である。図3は、角速度センサ内の各電圧及び各電流を示すタイムチャートである。
[期間1の動作]図2の(A)に示すように、センサ素子10が、回転しながら、図中の左上部から右上部に向かって真中下部を経由して台11の上を転がる。この時、センサ素子10の角速度は、左上部及び右上部で遅くなり、真中下部で早くなる。この角速度は、図3のセンサ素子10の第一出力端子のセンサ電流Iaで示される。
制御回路(図示せず)は、センサ電流Iaからクロック信号CLKを生成する。このクロック信号CLKの周期は、センサ電流Iaの周期と同一になっている。
制御回路は、クロック信号CLKから後述のようなタイミング信号を生成する。このタイミング信号に基づき、制御回路がスイッチ21〜24をオンオフ制御することにより、チョッパ回路20はセンサ電流Iaをチョッピングしてチョッパ電流Ibを第一出力端子から出力する。ここで、センサ電流Iaが正の値であると、制御回路は極性の反転したセンサ電流Iaがチョッパ電流Ibになるようなタイミング信号を生成する。負の値であると、センサ電流Iaがそのままチョッパ電流Ibになるようなタイミング信号を生成する。
定電流加減算回路30の動作において、ラッチ47のラッチ電圧Vgがハイレベルである場合、スイッチ33の第一端子と第三端子とが接続される。さらに、スイッチ34の第一端子と第二端子とが接続される。すると、図3のIcにおけるマイナスの電流Icに示すように、定電流加減算回路30の第一入力端子から電流源32の定電流Icが流れ出すので、チョッパ電流Ibから定電流Icを減算した加減算電流Idが定電流加減算回路30の第一出力端子に流れる。また、ラッチ47のラッチ電圧Vgがローレベルである場合、スイッチ33の第一端子と第二端子とが接続される。さらに、スイッチ34の第一端子と第三端子とが接続される。すると、図3のIcにおけるプラスの電流Icに示すように、定電流加減算回路30の第一入力端子に電流源31の定電流Icが流れ込むので、チョッパ電流Ibに定電流Icを加算した加減算電流Idが定電流加減算回路30の第一出力端子に流れる。
積分器40の動作において、加減算電流Idが正の値であると、出力電圧Veは低くなる。また、加減算電流Idが負の値であると、出力電圧Veは高くなる。ここで、角速度センサのデルタシグマAD変換器は、出力電圧Veの値が0ボルトになるよう動作している。
コンパレータ46の動作において、出力電圧Veが正の値であると、出力電圧Vfはローレベルになる。また、出力電圧Veが負の値であると、出力電圧Vfはハイレベルになる。
ラッチ47の動作において、クロック信号CLKの立上エッジで出力電圧Vfがハイレベルであると、その立上エッジの周期においてラッチ電圧Vgはハイレベルにラッチされる。また、ローレベルであると、ローレベルにラッチされる。ここで、センサ素子10の角速度が遅いと、ローレベルのラッチ電圧Vgの期間が短くなり、速いと、長くなっている。このラッチ電圧Vgがモニタされることにより、センサ素子10の角速度が検出される。
[期間2の動作]図2の(B)に示すように、センサ素子10が、回転しながら、図中の右上部から左上部に向かって真中下部を経由して台11の上を転がる。
センサ電流Iaが正の値であると、制御回路はセンサ電流Iaがそのままチョッパ電流Ibになるようなタイミング信号を生成する。負の値であると、極性の反転したセンサ電流Iaがチョッパ電流Ibになるようなタイミング信号を生成する。
定電流加減算回路30と積分器40とコンパレータ46とラッチ47との動作において、期間1の動作と同様である。ここで、センサ素子10の角速度が遅いと、ハイレベルのラッチ電圧Vgの期間が短くなり、速いと、長くなっている。
なお、ここでは説明を省略したが、チョッパ回路20の第一入力端子と第二入力端子との電流において、絶対値が等しく、極性が反転している。定電流加減算回路30の第一入力端子と第二入力端子との電流においても、同様である。積分器40の非反転入力端子と反転入力端子との電流においても、同様である。コンパレータ46の反転入力端子と非反転入力端子との電圧においても、同様である。
このようにすると、センサ素子10の角速度に基づく全てのセンサ電流Iaが、積分器40の積分の対象として使用される。よって、角速度センサによる角速度の検出精度が高い。
図2でのセンサ素子10の動きは、角速度を説明するための一例であり、これに限定されない。
図2でのセンサ素子10の動きは、角速度を説明するための一例であり、これに限定されない。
デルタシグマAD変換器のクロック信号CLKの周期は、図3では、センサ電流Iaの周期と同一であるが、図4に示すように、センサ電流Iaの周期の1/2であっても良い。すると、デルタシグマAD変換器において、クロック信号CLKの発振周波数が高くなる分、AD変換が細かく実施されるので、ラッチ電圧VgのS/N比が良くなる。
<第二実施形態>
まず、角速度センサの構成について説明する。図5は、角速度センサを示す回路図である。図6は、DAC及び積分器を示す回路図である。
まず、角速度センサの構成について説明する。図5は、角速度センサを示す回路図である。図6は、DAC及び積分器を示す回路図である。
角速度センサは、第一実施形態と比較すると、DAC48〜49及び積分器50を追加される。DAC48は、スイッチ81を備える。DAC49は、スイッチ82を備える。積分器50は、スイッチ51〜58、容量59〜60、容量71〜72、及び、アンプ73を備える。スイッチ51〜52とスイッチ55〜56と容量59とは、入力回路61を構成する。スイッチ53〜54とスイッチ57〜58と容量60とは、入力回路63を構成する。
積分器50の第一制御端子は、DAC48の出力端子に接続され、第二制御端子は、DAC49の出力端子に接続される。また、積分器50の第一入力端子は、積分器40の反転出力端子に接続され、第二入力端子は、積分器40の非反転出力端子に接続され、第一出力端子は、コンパレータ46の反転入力端子に接続され、第二出力端子は、コンパレータ46の非反転入力端子に接続される。
DAC48において、スイッチ81の第一端子は、DAC48の出力端子に接続され、第二端子は、基準電圧VREFを入力され、第三端子は、基準電圧(−VREF)を入力され、制御端子は、ラッチ47の出力端子に接続される。
DAC49において、スイッチ82の第一端子は、DAC49の出力端子に接続され、第二端子は、基準電圧VREFを入力され、第三端子は、基準電圧(−VREF)を入力され、制御端子は、ラッチ47の出力端子に接続される。
積分器50において、スイッチ51は、積分器50の第一入力端子と容量59の一端との間に設けられる。スイッチ52は、積分器50の第一制御端子と容量59の一端との間に設けられる。スイッチ55は、接地端子と容量59の他端との間に設けられる。スイッチ56は、容量59の他端とアンプ73の非反転入力端子との間に設けられる。容量71は、アンプ73の非反転入力端子と反転出力端子との間に設けられる。アンプ73の反転出力端子は、積分器50の第一出力端子に接続される。また、スイッチ53は、積分器50の第二入力端子と容量60の一端との間に設けられる。スイッチ54は、積分器50の第二制御端子と容量60の一端との間に設けられる。スイッチ57は、接地端子と容量60の他端との間に設けられる。スイッチ58は、容量60の他端とアンプ73の反転入力端子との間に設けられる。容量72は、アンプ73の反転入力端子と非反転出力端子との間に設けられる。アンプ73の非反転出力端子は、積分器50の第二出力端子に接続される。
センサ素子10は、角速度に基づき、センサ電流Ia及びセンサ電流(−Ia)を出力する。チョッパ回路20は、全てのセンサ電流Ia及びセンサ電流(−Ia)をチョッピングすることによって検波し、チョッパ電流Ib及びチョッパ電流(−Ib)を出力する。定電流加減算回路30は、ラッチ電圧Vgに基づき、チョッパ電流Ibに定電流Icを加算し、チョッパ電流(−Ib)から定電流Icを減算する。または、定電流加減算回路30は、チョッパ電流(−Ib)に定電流Icを加算し、チョッパ電流Ibから定電流Icを減算する。そして、定電流加減算回路30は、加減算電流Id及び加減算電流(−Id)を出力する。
積分器40は、加減算電流Id及び加減算電流(−Id)に基づく電荷を差動で積分し、出力電圧Ve及び出力電圧(−Ve)を出力する。DAC48〜49は、共同して動作し、出力電圧Vh及び出力電圧(−Vh)が0ボルトになるように、ラッチ電圧Vgに基づき、出力電圧Veと基準電圧VREFとを加算し、出力電圧(−Ve)と基準電圧VREFとを減算する。または、DAC48は、出力電圧Veと基準電圧VREFとを減算し、出力電圧(−Ve)と基準電圧VREFとを加算する。積分器50は、クロック信号CLKに基づき、DAC48での加算後または減算後の電圧を積分し、出力電圧Vhを出力し、DAC49での減算後または加算後の電圧を積分し、出力電圧(−Vh)を出力する。コンパレータ46は、出力電圧Vhと出力電圧(−Vh)とを比較し、出力電圧Vfを出力する。ラッチ47は、クロック信号CLKに基づき、出力電圧Vfをラッチし、ラッチ電圧Vgを出力する。
次に、角速度センサの動作について説明する。図7は、角速度センサ内の各電圧及び各電流を示すタイムチャートである。
[期間1の動作]図2の(A)に示すように、センサ素子10が、回転しながら、図中の左上部から右上部に向かって真中下部を経由して台11の上を転がる。この時、センサ素子10の角速度は、左上部及び右上部で遅くなり、真中下部で早くなる。この角速度は、図7のセンサ素子10の第一出力端子のセンサ電流Iaで示される。
制御回路(図示せず)は、センサ電流Iaからクロック信号CLKを生成する。このクロック信号CLKの周期は、センサ電流Iaの周期の1/2になっている。
制御回路は、クロック信号CLKから後述のようなタイミング信号を生成する。このタイミング信号に基づき、制御回路がスイッチ21〜24をオンオフ制御することにより、チョッパ回路20はセンサ電流Iaをチョッピングしてチョッパ電流Ibを第一出力端子から出力する。ここで、センサ電流Iaが正の値であると、制御回路は極性の反転したセンサ電流Iaがチョッパ電流Ibになるようなタイミング信号を生成する。負の値であると、センサ電流Iaがそのままチョッパ電流Ibになるようなタイミング信号を生成する。
定電流加減算回路30の動作において、ラッチ47のラッチ電圧Vgがハイレベルである場合、スイッチ33の第一端子と第三端子とが接続される。さらに、スイッチ34の第一端子と第二端子とが接続される。すると、図7のIcにおけるマイナスの電流Icに示すように、定電流加減算回路30の第一入力端子から電流源32の定電流Icが流れ出すので、チョッパ電流Ibから定電流Icを減算した加減算電流Idが定電流加減算回路30の第一出力端子に流れる。また、ラッチ47のラッチ電圧Vgがローレベルである場合、スイッチ33の第一端子と第二端子とが接続される。さらに、スイッチ34の第一端子と第三端子とが接続される。すると、図7のIcにおけるプラスの電流Icに示すように、定電流加減算回路30の第一入力端子に電流源31の定電流Icが流れ込むので、チョッパ電流Ibに定電流Icを加算した加減算電流Idが定電流加減算回路30の第一出力端子に流れる。
積分器40の動作において、加減算電流Idが正の値であると、出力電圧Veは低くなる。また、加減算電流Idが負の値であると、出力電圧Veは高くなる。
DAC48〜49及び積分器50の動作において、スイッチ81〜82は、ラッチ電圧Vgにより、オンオフ制御されている。スイッチ51〜58は、センサ電流Iaの周期の1/2の周期であるクロック信号CLKにより、オンオフ制御されている。クロック信号CLKの立下エッジで、スイッチ51及びスイッチ55がオンし、スイッチ52及びスイッチ56がオフし、出力電圧Veに基づく電荷が容量59に充電される。クロック信号CLKの立上エッジで、スイッチ51及びスイッチ55がオフし、スイッチ52及びスイッチ56がオンし、電圧(Ve±VREF)に基づく電荷の積分が始まる。この電圧(Ve±VREF)により、電圧Vhが変化する。具体的には、ラッチ電圧Vgがハイレベルであると、スイッチ81の第一端子と第二端子とが接続され、電圧(Ve+VREF)に基づく電荷が積分されるので、電圧Vhは高くなる。また、ラッチ電圧Vgがローレベルであると、電圧Vhは低くなる。ここで、角速度センサのデルタシグマAD変換器は、電圧Vhの値が0ボルトになるよう動作している。
コンパレータ46の動作において、電圧Vhが正の値であると、出力電圧Vfはローレベルになる。また、電圧Vhが負の値であると、出力電圧Vfはハイレベルになる。
ラッチ47の動作において、クロック信号CLKの立上エッジで出力電圧Vfがハイレベルであると、その立上エッジの周期においてラッチ電圧Vgはハイレベルにラッチされる。また、ローレベルであると、ローレベルにラッチされる。ここで、センサ素子10の角速度が遅いと、ローレベルのラッチ電圧Vgの期間が短くなり、速いと、長くなっている。このラッチ電圧Vgがモニタされることにより、センサ素子10の角速度が検出される。
[期間2の動作]図2の(B)に示すように、センサ素子10が、回転しながら、図中の右上部から左上部に向かって真中下部を経由して台11の上を転がる。
センサ電流Iaが正の値であると、制御回路はセンサ電流Iaがそのままチョッパ電流Ibになるようなタイミング信号を生成する。負の値であると、極性の反転したセンサ電流Iaがチョッパ電流Ibになるようなタイミング信号を生成する。
定電流加減算回路30と積分器40とDAC48〜49と積分器50とコンパレータ46とラッチ47との動作において、期間1の動作と同様である。ここで、センサ素子10の角速度が遅いと、ハイレベルのラッチ電圧Vgの期間が短くなり、速いと、長くなっている。
なお、ここでは説明を省略したが、積分器50の第一入力端子と第二入力端子との電圧において、絶対値が等しく、極性が反転している。
また、スイッチ53〜54及びスイッチ57〜58は、積分器50の第一出力端子と第二出力端子との電圧において絶対値が等しくて極性が反転するよう制御されている。
このようにすると、角速度センサのデルタシグマAD変換器は積分器40及び積分器50によって2次の変調を行なうので、ラッチ電圧VgのS/N比が良くなる。
また、スイッチ53〜54及びスイッチ57〜58は、積分器50の第一出力端子と第二出力端子との電圧において絶対値が等しくて極性が反転するよう制御されている。
このようにすると、角速度センサのデルタシグマAD変換器は積分器40及び積分器50によって2次の変調を行なうので、ラッチ電圧VgのS/N比が良くなる。
アンプ73の非反転入力端子と反転入力端子とには、図6に示すように、入力回路61と入力回路63とがそれぞれ設けられているが、図8に示すように、入力回路61〜62と入力回路63〜64とがそれぞれ設けられても良い。この時、入力回路62と入力回路64とに対応し、スイッチ83とスイッチ84とがそれぞれ設けられる。図6の動作では、積分器50において、センサ電流Iaの周期の1/2の周期であるクロック信号CLKの立下エッジで、入力回路61を用いた充電が行なわれ、クロック信号CLKの立上エッジで、入力回路61を用いた積分が行なわれる。しかし、図8の動作では、積分器50において、センサ電流Iaの周期と同一の周期であるクロック信号CLK2の立下エッジで、入力回路61を用いた充電、及び、入力回路62を用いた積分の両方が同時に行なわれ、クロック信号CLK2の立上エッジで、入力回路61を用いた積分、及び、入力回路62を用いた充電の両方が同時に行なわることができる。よって、積分器50の動作周波数が低くなることができるので、積分器50の制御が容易になる。
10 センサ素子
11 台
20 チョッパ回路
21〜24 スイッチ
30 定電流加減算回路
31〜32 電流源
33〜34 スイッチ
40 積分器
41〜42 容量
43 アンプ
46 コンパレータ
47 ラッチ
11 台
20 チョッパ回路
21〜24 スイッチ
30 定電流加減算回路
31〜32 電流源
33〜34 スイッチ
40 積分器
41〜42 容量
43 アンプ
46 コンパレータ
47 ラッチ
Claims (6)
- 角速度センサにおいて、
角速度に基づき、センサ電流を出力するセンサ素子と、
全ての前記センサ電流をチョッピングすることによって検波し、チョッパ電流を出力するチョッパ回路と、
積分器の第一出力電圧及び第二出力電圧が0ボルトになるように、ラッチ電圧に基づき、前記チョッパ電流と定電流とを加算するか減算するかし、加減算電流を出力する定電流加減算回路と、
前記加減算電流に基づく電荷を差動で積分し、前記第一出力電圧及び前記第二出力電圧を出力する前記積分器と、
前記第一出力電圧と前記第二出力電圧とを比較し、出力電圧を出力するコンパレータと、
クロック信号に基づき、前記コンパレータの出力電圧をラッチし、前記ラッチ電圧を出力するラッチと、
を備えることを特徴とする角速度センサ。 - 前記クロック信号の周期は、前記センサ電流の周期と同一である、
ことを特徴とする請求項1記載の角速度センサ。 - 前記クロック信号の周期は、前記センサ電流の周期の1/2である、
ことを特徴とする請求項1記載の角速度センサ。 - 角速度センサにおいて、
角速度に基づき、センサ電流を出力するセンサ素子と、
全ての前記センサ電流をチョッピングすることによって検波し、チョッパ電流を出力するチョッパ回路と、
ラッチ電圧に基づき、前記チョッパ電流と定電流とを加算するか減算するかし、加減算電流を出力する定電流加減算回路と、
前記加減算電流に基づく電荷を差動で積分し、第一出力電圧及び第二出力電圧を出力する第一積分器と、
第二積分器の第一出力電圧が0ボルトになるように、前記ラッチ電圧に基づき、前記第一積分器の第一出力電圧と基準電圧とを加算するか減算するかする第一DACと、
前記第二積分器の第二出力電圧が0ボルトになるように、前記ラッチ電圧に基づき、前記第一積分器の第二出力電圧と前記基準電圧とを加算するか減算するかする第二DACと、
第二クロック信号に基づき、前記第一DACでの加算後または減算後の電圧を積分し、第一出力電圧を出力し、前記第二DACでの減算後または加算後の電圧を積分し、第二出力電圧を出力する前記第二積分器と、
前記第二積分器の第一出力電圧と第二出力電圧とを比較し、出力電圧を出力するコンパレータと、
第一クロック信号に基づき、前記コンパレータの出力電圧をラッチし、前記ラッチ電圧を出力するラッチと、
を備えることを特徴とする角速度センサ。 - 前記第一クロック信号の周期は、前記センサ電流の周期の1/2であり、
前記第二クロック信号の周期は、前記センサ電流の周期と同一である、
ことを特徴とする請求項4記載の角速度センサ。 - 前記第一クロック信号の周期は、前記センサ電流の周期の1/2であり、
前記第二クロック信号の周期は、前記センサ電流の周期の1/2である、
ことを特徴とする請求項4記載の角速度センサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010237591A JP2012088281A (ja) | 2010-10-22 | 2010-10-22 | 角速度センサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010237591A JP2012088281A (ja) | 2010-10-22 | 2010-10-22 | 角速度センサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012088281A true JP2012088281A (ja) | 2012-05-10 |
Family
ID=46260042
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010237591A Pending JP2012088281A (ja) | 2010-10-22 | 2010-10-22 | 角速度センサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012088281A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106248069A (zh) * | 2015-06-15 | 2016-12-21 | 亚德诺半导体集团 | Mems陀螺仪中偏移误差校正的功率高效斩波方案 |
WO2018012102A1 (ja) * | 2016-07-11 | 2018-01-18 | ソニー株式会社 | 送信装置、伝送システム、およびロボット |
-
2010
- 2010-10-22 JP JP2010237591A patent/JP2012088281A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106248069A (zh) * | 2015-06-15 | 2016-12-21 | 亚德诺半导体集团 | Mems陀螺仪中偏移误差校正的功率高效斩波方案 |
CN106248069B (zh) * | 2015-06-15 | 2019-07-09 | 亚德诺半导体集团 | Mems陀螺仪中偏移误差校正的功率高效斩波方案 |
WO2018012102A1 (ja) * | 2016-07-11 | 2018-01-18 | ソニー株式会社 | 送信装置、伝送システム、およびロボット |
US10666282B2 (en) | 2016-07-11 | 2020-05-26 | Sony Corporation | Transmission device, transmission system, and robot |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9236879B2 (en) | A/D converter, image sensor device, and method of generating digital signal from analog signal | |
CN101577549A (zh) | 多输出时间数字转换器 | |
JP2010199798A (ja) | アナログデジタル変換回路 | |
JP2010199799A (ja) | アナログデジタル変換回路 | |
JP4785801B2 (ja) | D級増幅器 | |
JP2011147117A (ja) | Ad変換装置および制御方法 | |
US8542140B2 (en) | Exponential-logarithmic analog-to-digital converter | |
KR100845323B1 (ko) | 아날로그-디지털 변환기 | |
JP2009260605A (ja) | Δς変調器及びδς型ad変換器 | |
JP2015121487A (ja) | 磁気検出装置 | |
JP2011107086A (ja) | 静電容量検出回路、圧力検出装置、加速度検出装置、および、マイクロフォン用トランスデューサ | |
WO2018140699A1 (en) | Electrical circuit for biasing or measuring current from a sensor | |
JP2011137716A (ja) | 磁気検出装置 | |
JP2016156808A (ja) | 電子測定回路 | |
JP2012088281A (ja) | 角速度センサ | |
CN111245383B (zh) | 用于误差信号放大及处理的电路和方法 | |
US8316710B2 (en) | Physical quantity measuring apparatus | |
Kim et al. | A VCO-based ADC employing a multi-phase noise-shaping beat frequency quantizer for direct sampling of Sub-1mV input signals | |
CN209134390U (zh) | 一种动态比较器电路 | |
US7911256B2 (en) | Dual integrator circuit for analog front end (AFE) | |
WO2015025504A1 (ja) | D/a変換器の制御方法及びd/a変換器、a/d変換器の制御方法及びa/d変換器 | |
KR101800205B1 (ko) | 광화학 센서 리드아웃을 위한 아날로그 연산증폭기 기반의 펄스폭변조 회로 및 이를 포함하는 광화학 센서 시스템 | |
CN112255464B (zh) | 一种基于电荷补偿模拟前端的电容测量电路及测量方法 | |
JP2005283248A (ja) | 変位センサ | |
US10404269B2 (en) | Analog-to-digital converter and signal processing apparatus |