JPS59222890A - 液晶表示制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、ドツトマトリクス液晶表示器を備えた表示制
御装置に関し、さらに詳しくは、マイクロコンピュータ
及び表示データ格納用メモリを組合せてグラフィック表
示及びキャラクタ表示等を可能にした液晶表示制御装置
に関するものである。

従来技術と問題点 従来、表示データ格納用メモリを持つドツトマトリクス
液晶表示制御装置では、ディスプレイ１ｌｉｌｌ　ｔＩ
ｌの統制部をなす中央処理装置（以下ＣＰＵと称呼する
）が、直接表示データを表示データ格納メモリに書き込
む方式をとっていｆｃｆｃめ、ＣＰＵによる表示データ
書き込みと、表示データ格納メモリのデータ読み出しが
重なり、表示制御装置が間違ったデータを取り込んでし
まうおそれがあり、このために表示画面がちらつき、見
苦しいものと々つてしまう。また、このようなちらつき
をなくする／こめに、ＣＰＵと表示制御装置との同期を
とり、異なったタイミングで表示データ格納メモリをア
クセスしたり、あるいは非同期式のＣＰＵでは、表示制
御装置が表示データ格納メモリの内容２読み終えるのを
待ってからアクセスするようにしている。

しかし、これら方式は、ＣＰＵの空き時間が多くなる欠
点があった。

マタ、キャラクタデータを表示データに変換する機能を
持った液晶表示制御装置では、キャラクタ表示、セミグ
ラフィック表示、グラフィック表示を切り換えるために
は、回路の変更が必要であり、ＣＰＵからの命令のみに
て切り換えることが出来なかつ穴。

発明の目的 本発明は、前記の欠点を除去したもので、表示データ格
納メモリの、ＣＰＵと表示制御装置との同時アクセスに
よるちらつき及び、ＣＰＵが表示制御装置の表示データ
メモリアクセス終了を待つことによるロスタイムをなく
シ、キャラクタ表示、セミグラフィック表示、グラフィ
ック表示及び、６種の重ね合わせ表示をＣＰＵの命令だ
けでできるようにした液晶表示制御装置を提供すること
を目的とする。

発明の実施例 上記目的を達成した本発明のより好適な具体的実施例を
図面に基づいて説明する。

第１図は、本発明の液晶表示制御装置の一例を示すもの
で、１は中央処理装置（ｃｐｕ）であり、このＣＰＵ　
１には、データバス２を介してアドレスバッファ６及び
入力データバツ７ア４が接続すれ、サラにＣＰＵ１のコ
ントロールバス５にはインターフェース制御回路６が接
続されている。上記データバッファ４は、ＣＰＵ１から
の表示データを一時記憶するものであり、そしてアドレ
スバッファ５はデータバッファ４にロードされた表示デ
ータの書き込み勃のメモリアドレスを一時記憶するもの
であゃ、これらバッファ６．４への書込み１ｊｌＪ御は
、上記インターフェース制御回路乙により行なわれる。

ま１辷、上記データバッファ４にはゲート回路７及びデ
ータバス８を介してデータレジスタ９が接続されている
とともに、データバス８にはキャラクタ表示データを格
納するＲＡＭ構成のキャラクタ格納メモリ１０１文字パ
ターン等全発生するキャラクタジェネレータ１１及びグ
ラフィック表示データを格納するＲＡＭ構成のグラフィ
ック格納メモリ１２の各データ線がそれぞれ接続され、
また、上記キャラクタ格納メモリ１０゜キャラクタジェ
ネレータ１１及びグラフィック格納メモリ１２の各アド
レス線は、アドレスバス１３及び選択ゲート１４を介し
て上記アドレスバッファ乙に接続されており、さらにメ
モリ制御信号発生回路１５からコントロール信号がライ
ン１６を介して供給されるようになっている。

１８は表示処理のための処理制御回路で、状態フラグレ
ジスタ１９の内容と、インターフェース制御回路６及び
グラフィック格納メモリアクセスタイミング発生回路２
０からの信号により次の処理を決定するものであり、こ
の処理制御回路１８にはバス制御回路２１及びアドレス
変更回路２２が接続されている。上記アドレス変更回路
２２は上記キャラクタ格納メモリ１０に対応するアドレ
スポインタ２３．キャラクタジェネレータ１１に対応す
るアドレスポインタ２４及びグラフィック格納メモリ１
２に対応する第、１のアドレスポインタ２５．第２のア
ドレスポインタ２６の各アドレス内容を変更するもので
、これら各アドレスポインタ２３〜２６は、選択ゲート
２７〜３０を介してアドレスバス１３に接続されている
。また、上記バス制御回路２１は、上記ゲート回路７．
データレジスタ９１選択ゲート１４及び２７〜６０の出
力制御と、表示ドライバ制御信号発生回路５１及びシフ
トレジスタ６２の制御と、キャラクタ格納メモリ１０．
キャラクタジェネレータ１１及びグラフィック格納メモ
リ１２のデータの入出力を管理するメモ’）　ｉｉ制御
信号発生回路１５を制御するものである。

まｆｒ、５５（ｄマトリックス液晶表示器で、コモンド
ライブ回路３４及びセグメントドライブ回路６５を備え
、この両ドライブ回路３４．３５には上記表示ドライブ
制御（ｉｔ−０，発生回路６１から表示ドライブ用の制
御イさ号が供佑されるようになっているとともに、シフ
トレジスタ３２からはキャラクタ格納メモリ１０．キャ
ラクタジェネレータ１１及びグラフィック格納メモリ１
２からロードさねｆＣ表示データがセグメントドライブ
回路３５に出力されるようになっている。

このように構成することで、キャラクタ格納メモリ１０
．キャラクタジェネレータ１１及びグラフィック格納メ
モリ１２をローのバス上で管理し、ＣＰＵ１から入力デ
ータバッファにロードされた表示データをメモリへの書
き込みをＣＰＵにロスタイムを与えることなく可能にす
るものである。

次に上記のように構成された本発明装置の動作を第２図
及び第６図のフローチャートを参照しながら説明する。

まず、０ＰＵ１の動作開始によりデータバス２に送出さ
れるデータのうち、アドレスデータはアドレスバッファ
３に、表示データは入力データバッファ４に、インター
フェース制御回路６からの書き込み指令によりそれぞれ
記憶される。これと同時に、インターフェース制御回路
６は処理制御回路１８に対し表示データのメモリへの臀
き込み要求を出す。このとき、処理制御回路１８はイン
ターフェース制御回路６からの表示データ書き込み要求
と、タイミング発生回路２０からのグラフィック格納メ
モリアクセス要求及び状態フラグレジスタ１９の内容か
ら次に行なうべき処理を決定する。タイミング発生回路
２０から出力されるグラフィック格納メモリアクセス要
求信号Ｑま、液晶表示器３６のドツト数に応じて一定間
隔で出力さ第１る。

第２図は、本発明における処理フローの概略図２示すも
ので、この処理フローは、処理制御回路１８に実行され
るものである。即ち、処理制御回路１８は処理手Ｉｌ＠
４０において、インターフェース制Ｑ１回路６から出力
さね、るデー列置き込み要求に基づき、ＣＰＵ１が入力
データノくツファ４に表示データが書き込捷れたか否か
を判断し、そしてデータ書き込み要求があれば、手順４
１に移行してアドレスバッファ３の内容會アドレスノ（
ス１３に出力し、同時に入力データバッファ４の内容を
データバス８に出力して、キャラクタ格納メモリ１０　
キャラクタジェネレータ１１及びグラフインク格納メモ
リ１２に入力データノ（ツファ４の記憶内容ヲ書き込む
。このときのアドレスノ（ス１３゜データバス８の状態
はバス制御回路２１により選択制御され、さらにメモリ
制御信器発生回路１５からの信号によって任意メモリの
所定の番地に格納されることになる。

ｔｒｉ、手順４０においてデータ書き込み要求がないと
判断されたならば、手順４２に移行してタイミング発生
回路２０から出力されるグラフィック格納メモリアクセ
ス要求があるか否かを判断する。このアクセス要求があ
るときは、手Ｂ１４ｓに移行して、第２のアドレスポイ
ンタ２６の値をアドレスバス２５に出力し、これにより
グラフィック格納メモリ１２をアクセスして、その読み
出しデータ全データバス８全通しシフトレジスタ６２に
ラッチする。シフトレジスタ３２にラッチされたグラフ
ィック表示データはンリアルに変換され、そして表示ド
ライバ制御信号発生回路６１から出力される制御信号と
ともにセグメントドライブ回路３５に送出され、こｔｌ
によりドライブ回路３５を駆動し、かつ、コモンドライ
ブ回路５４を表示ドライバ制御信号発生回路３１からの
制御信号により駆動することで液晶表示器３６を駆動し
、グラフィックパターンを表示する。

グラフィックメモリアクセスの要求が−６ければ、次の
手ＪＩＩｉｆｉ４４に移行して、状態フラグレジスタ１
９の内容を調べる。即ち、状態がキャラクタジェネレ−
タ処理（ＣＧＦ＝１　）であれば、手順４５に移行して
ギャラクタジエネレータ処理を１ステップ実行する、ま
た、キャラクタジェネレータ状態でなければ（ＯＧＦ二
〇）、手、頃４０に戻って上記判断ルーチンを繰返し実
行する。

第３図は、北記キャラクタジェネレータ処理のフローチ
ャートラ示すもので、■の位置に第２図に示す処理ルー
チンが入る。また、キャラクタジエネし・−りの状態ｊ
ｒｌ、９つの状態８１〜Ｓ９に分けられ、これらは状態
フラグレジスタ１９に記憶されている。各処理は、第２
図中の１ステツプのキャラクタジェネレーション処理に
相当する。

状態Ｓ１では、キャラクタメモリアドレスポインタ２６
の値全ｙにセットする。

状態６２でＬｔ’ｘ、　第１　（１−）グラフィックメ
モリアドレスポインタ２５の値をセットする。この値は
、キャラクタメモリアドレスポインタ２６の値に１キヤ
ラクタの縦方向のドツト数を乗することによって得られ
るが、縦のドツト数が８であるので、６ビツトＭＳＢヘ
シフトしている。

状態Ｓ３で（ハ、キャラクタメモリアドレスポインタ２
３の内容をアドレスバス１３に出力し、キャラクタ格納
メモリ１０から出力されるデータをキャラクタメモリア
ドレスポインタ２４に書き込む。

状態Ｓ４では、キャラクタメモリアドレスポインタ２４
の内容をアドレスバス１３に出力し、キャラクタジェネ
レータ１１より出力されたグラフィックデータを一次的
にデータレジスタ９に保持する。

状態Ｓ５では、第１のグラフィックメモリアドレスポイ
ンタ２５の内容をアドレスノくス１３に出力い上記状態
Ｓ４でデータレジスタ９に保持したデータ全グラフィッ
ク格納メモリ１２に書き込む。

状態Ｓ６では、キャラクタメモリ了ドレスポインタ２４
の値に１全加える。この時、１キヤラクタ分のデコード
終了の判断と、１画面分のデコード終了の判断がされ、
状態を８７．８８．８９に変更する。

状態Ｓ７は、１キヤラクタ分のデコードが終了していな
い場合で、グラフィックメモリアドレスポインタ２５の
内容に１を加える。

状態Ｓ８は、１キヤラクタ分のデコードは終了し１ξが
、１画面分のデコード（は終了していない状態で、キャ
ラクタメモリアドレスポインタ２６の（ｊＭに１を加乗
−る。

状態Ｒ９は、１画面分のデコードを終了した状態で、１
］：　初フラグレジスタの内容をキャラクタジエネレー
ンヨン状態から復帰させる。

発明の効果 上記機能により、本発明によれば、ＣＰＵは、いかなる
タイミングでも、表示画面がちらつくことなく表示メモ
リにデータを書くことが出来、又、回路を変更すること
ｙ’：）　＜　ＯＰ　Ｈのコントロールのみにて、キャ
ラクタ表示、セミグラフィック表示ｔグラフィック表示
及びそれらの重ね合わせ表示が可能である。

【図面の簡単な説明】

第１図は本発明の液晶表示制御装置の一実箔例を示すブ
ロック図、第２図（は本発明の実施例における概略フロ
ーチャート、第３図は本発明におけるキャラクタジェネ
レーション処理のフローチャートでおる。 １　・・・・・・　ＯＰ　Ｕ ２・・・・・・データバス ろ・・・・・・アドレスバッファ ４・・・・・・入力データバッファ ６・・・・・・インタフェース制御回路８・・・・・・
データバス ９・・・・・・データレジスタ １０・・・・・・キャラクタ格納メモリ１１・・・・・
・キャラクタジェネレータ１２・・・・・・グラフィッ
ク格、納メモリ１６・・・・・・アドレスバス １５・・・・・・メモリ制御信号発生回路１８・・・・
・・処理制御回路 １９・・・・・・状態フラグレジスタ ２０・・・・・タイミング発生回路 ２１・・・・・・バス制御回路 ２２・・・・・・アドレス変更回路 ２３・・・・・・キャラクタメモリアドレスポインタ２
４・・・・・・キャラクタジェネレータアドレスポイン
タ２５．２６・・・グラフィックメモリアドレスポイン
タ６１・・・・・・表示ドライバ制御信号発生回路５２
・・・・・ソフトレジスタ ６６・・・・・・液晶表示器 ６４・・・・・コモンドライブ回路 ３５・・・・・・セグメントドライブ回路以上 出願人　株式会社　第二棺工合 代理人　弁理士　最上　　務

Claims (1)

【特許請求の範囲】
1. ドットマ）　ＩＪクス構成の液晶表示器、該液晶表示器
   に表示される各表示データ全格納するキャラクタ表示デ
   ータ格納メモリ及びキャラクタジェネレータ及びグラフ
   ィック表示データ格納メモリ、上記各格納メモリ及びキ
   ャラクタジェネレータと共通データバス全弁して啜続さ
   れ、中央処理装置からの表示データを一時記憶する入力
   データバッファ、上記各格納メモリ及びキャラクタジェ
   ネレータに対応するアドレス全一時記憶すると共に共通
   アドレスバスを介して接続されたアドレスバッファ、上
   記入力データバツファ及びアドレスバッファの人力の側
   部１及び入力データバッファにデータが記憶さｉ−Ｌ食
   ことを知らせる徴能全有するインク−７エースｈｆ’ｌ
   　伸子ｂ−、上記同一アドレスバスに接続された上記各
   格納メモリ及びキャラクタジェネレータの各アドレスを
   記憶するアドレス記憶手段、上記各アドレス記憶手段の
   内容を変更するアドレス変更手段、上記各アドレス記憶
   手段及び上記入力データバッファの出力及び上記液晶表
   示器の入力と上記各格納メモリ及びキャラクタジェネレ
   ータの入出力を制御するバス制御手段、上記グラフィッ
   ク表示データ格納メモリからのデータを定期的に読み出
   すためのタイミングを発出するアクセスタイミング発生
   手段、現在のキャラクタジェネレータの状態を記憶する
   状態記憶手段、上記インターフェース制御手段、上記ア
   クセスタイミング発生手段、上記状態記憶手段及び上記
   アドレス変更手段を制御する処理制御手段とからなる液
   晶表示制御装置。