JP3227201B2 - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JP3227201B2 JP3227201B2 JP12616492A JP12616492A JP3227201B2 JP 3227201 B2 JP3227201 B2 JP 3227201B2 JP 12616492 A JP12616492 A JP 12616492A JP 12616492 A JP12616492 A JP 12616492A JP 3227201 B2 JP3227201 B2 JP 3227201B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- control device
- flcd
- display control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
- Image Input (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、表示制御装置に関し、
詳しくは、例えば強誘電性液晶を表示更新のための動作
媒体として用い電界の印加等によって更新された表示状
態を保持可能な表示素子を具えた表示装置のための表示
制御装置に関する。
詳しくは、例えば強誘電性液晶を表示更新のための動作
媒体として用い電界の印加等によって更新された表示状
態を保持可能な表示素子を具えた表示装置のための表示
制御装置に関する。
【０００２】
【従来の技術】一般に、情報処理システムなどには、情
報の視覚的表現機能を果す情報表示手段として表示装置
が用いられており、このような表示装置としてはＣＲＴ
表示装置が広く知られている。
報の視覚的表現機能を果す情報表示手段として表示装置
が用いられており、このような表示装置としてはＣＲＴ
表示装置が広く知られている。
【０００３】ＣＲＴ表示装置における表示制御では、Ｃ
ＲＴ側が有する表示データバッファとしてのビデオメモ
リに対するシステム側ＣＰＵの書き込み動作と、ＣＲＴ
側が有する例えばＣＲＴコントローラによるビデオメモ
リからの表示データの読み出し、表示の動作がそれぞれ
独立して実行される。
ＲＴ側が有する表示データバッファとしてのビデオメモ
リに対するシステム側ＣＰＵの書き込み動作と、ＣＲＴ
側が有する例えばＣＲＴコントローラによるビデオメモ
リからの表示データの読み出し、表示の動作がそれぞれ
独立して実行される。
【０００４】上述したようなＣＲＴの表示制御の場合、
表示情報を変更するなどのためのビデオメモリに対する
表示データの書き込みと、そのビデオメモリから表示デ
ータを読み出して表示する動作が独立しているため、情
報処理システム側のプログラムでは表示タイミング等を
一切考慮する必要がなく、任意のタイミングで所望の表
示データを書き込むことができるという利点を有してい
る。
表示情報を変更するなどのためのビデオメモリに対する
表示データの書き込みと、そのビデオメモリから表示デ
ータを読み出して表示する動作が独立しているため、情
報処理システム側のプログラムでは表示タイミング等を
一切考慮する必要がなく、任意のタイミングで所望の表
示データを書き込むことができるという利点を有してい
る。
【０００５】また、ビデオメモリから表示データを読み
出して表示する動作は、順次表示データをビデオメモリ
から読み出し、ＣＲＴ上に表示する位置を決定するため
に、水平同期信号、および垂直同期信号、ブランク信号
等に同期して、表示データを送出する。
出して表示する動作は、順次表示データをビデオメモリ
から読み出し、ＣＲＴ上に表示する位置を決定するため
に、水平同期信号、および垂直同期信号、ブランク信号
等に同期して、表示データを送出する。
【０００６】ところが一方でＣＲＴは特に表示画面の厚
み方向の長さをある程度必要とするため全体としてその
容積が大きくなり、表示装置全体の小型化を図り難い。
また、これにより、このようなＣＲＴを表示器として用
いた情報処理システムの使用にあたっての自由度、すな
わち設置場所、携帯性等の自由度が損なわれる。
み方向の長さをある程度必要とするため全体としてその
容積が大きくなり、表示装置全体の小型化を図り難い。
また、これにより、このようなＣＲＴを表示器として用
いた情報処理システムの使用にあたっての自由度、すな
わち設置場所、携帯性等の自由度が損なわれる。
【０００７】この点を補うものとして液晶表示器（以
下、ＬＣＤという）を用いることができる。すなわち、
ＬＣＤによれば表示装置全体の小型化（特に薄型化）を
図ることができる。このようなＬＣＤの中には、上述し
た強誘電性液晶（以下、ＦＬＣ：Ｆｅｒｒｏｅｌｅｃｔ
ｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌという）の液晶
セルを用いた表示器（以下、ＦＬＣＤ：ＦＬＣディスプ
レイという）があり、その特長の１つは、その液晶セル
が電界の印加に対して表示状態の保存性を有することに
ある。すなわち、ＦＬＣＤは、その液晶セルが充分に薄
いものであり、その中の細長いＦＬＣの分子は、電界の
印加方向に応じて第１の安定状態または第２の安定状態
に配向し、電界を除いてもそれぞれの配向状態を維持す
る。このようなＦＬＣ分子の双安定性により、ＦＬＣＤ
は記憶性を有する。このようなＦＬＣおよびＦＬＣＤの
詳細は、例えば特開昭６３−２４３９２２号公報に記載
されている。
下、ＬＣＤという）を用いることができる。すなわち、
ＬＣＤによれば表示装置全体の小型化（特に薄型化）を
図ることができる。このようなＬＣＤの中には、上述し
た強誘電性液晶（以下、ＦＬＣ：Ｆｅｒｒｏｅｌｅｃｔ
ｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌという）の液晶
セルを用いた表示器（以下、ＦＬＣＤ：ＦＬＣディスプ
レイという）があり、その特長の１つは、その液晶セル
が電界の印加に対して表示状態の保存性を有することに
ある。すなわち、ＦＬＣＤは、その液晶セルが充分に薄
いものであり、その中の細長いＦＬＣの分子は、電界の
印加方向に応じて第１の安定状態または第２の安定状態
に配向し、電界を除いてもそれぞれの配向状態を維持す
る。このようなＦＬＣ分子の双安定性により、ＦＬＣＤ
は記憶性を有する。このようなＦＬＣおよびＦＬＣＤの
詳細は、例えば特開昭６３−２４３９２２号公報に記載
されている。
【０００８】この結果、ＦＬＣＤを駆動する場合には、
ＣＲＴや他の液晶表示器と異なり、表示画面の連続的な
リフレッシュ駆動の周期に時間的な余裕ができ、また、
その連続的なリフレッシュ駆動とは別に、表示画面上で
の表示データが変更された部分のみ表示状態を更新する
部分書き換え駆動が可能となる。
ＣＲＴや他の液晶表示器と異なり、表示画面の連続的な
リフレッシュ駆動の周期に時間的な余裕ができ、また、
その連続的なリフレッシュ駆動とは別に、表示画面上で
の表示データが変更された部分のみ表示状態を更新する
部分書き換え駆動が可能となる。
【０００９】従って、ＦＬＣＤにおいて、適切かつ時機
を得た部分書き換え駆動を行うことができればＦＬＣＤ
の利点をより一層増すことになる。
を得た部分書き換え駆動を行うことができればＦＬＣＤ
の利点をより一層増すことになる。
【００１０】
【発明が解決しようとする課題】ところが、ＣＲＴおよ
びＬＣＤのように水平同期信号、垂直同期信号、または
表示データ入力同期クロックによって、常に表示画面を
順次全てを書き換えている場合は、部分書き換えを行う
場所を示す、アドレスを、ＦＬＣＤコントローラに送出
するという概念が存在しなかった。同様に、主走査アド
レスおよびレングス、主走査ラインのｎドット目から部
分書き換えを行うという情報を示す概念もなかった。ま
た、ＣＲＴおよびＬＣＤにデータを送出する際のデータ
形式は画素データ（多値情報）のみであった。しかし部
分書き換えを行う必要のあるＦＬＣＤの場合、画素デー
タのみで、データの受け渡しを行うと、表示装置の表現
能力（表示性能）の低下が生じてしまうという問題点が
あった。
びＬＣＤのように水平同期信号、垂直同期信号、または
表示データ入力同期クロックによって、常に表示画面を
順次全てを書き換えている場合は、部分書き換えを行う
場所を示す、アドレスを、ＦＬＣＤコントローラに送出
するという概念が存在しなかった。同様に、主走査アド
レスおよびレングス、主走査ラインのｎドット目から部
分書き換えを行うという情報を示す概念もなかった。ま
た、ＣＲＴおよびＬＣＤにデータを送出する際のデータ
形式は画素データ（多値情報）のみであった。しかし部
分書き換えを行う必要のあるＦＬＣＤの場合、画素デー
タのみで、データの受け渡しを行うと、表示装置の表現
能力（表示性能）の低下が生じてしまうという問題点が
あった。
【００１１】本発明はかかる事情に鑑みてなされたもの
であり、表示装置の表現能力を十分に活用することので
きる表示制御装置を提供することを目的とする。
であり、表示装置の表現能力を十分に活用することので
きる表示制御装置を提供することを目的とする。
【００１２】
【課題を解決するための手段および作用】上記課題を解
決するための本発明の表示制御装置は、表示の変更にか
かる表示素子の表示状態を更新することが可能な表示装
置を制御する表示制御装置であって、画像データに付属
して２値化処理の種類を識別する識別情報を発生する手
段と、画像データに前記識別情報と、アドレス情報を添
付して伝送するデータ伝送手段を具えたことを特徴とす
る。
決するための本発明の表示制御装置は、表示の変更にか
かる表示素子の表示状態を更新することが可能な表示装
置を制御する表示制御装置であって、画像データに付属
して２値化処理の種類を識別する識別情報を発生する手
段と、画像データに前記識別情報と、アドレス情報を添
付して伝送するデータ伝送手段を具えたことを特徴とす
る。
【００１３】
【実施例】以下に説明する本発明の実施例では、表示の
変更にかかる表示素子のみの表示状態を更新することが
可能な表示装置の表示制御装置にデータを受け渡す時の
インターフェースに、多様なデータ形式の画像情報と、
その識別情報、つまり転送データに画素個有の属性を付
加することにより、表示ユニット内での適切な２値化処
理を行い、表示装置の表現能力（表示性能）の向上を図
ったものである。
変更にかかる表示素子のみの表示状態を更新することが
可能な表示装置の表示制御装置にデータを受け渡す時の
インターフェースに、多様なデータ形式の画像情報と、
その識別情報、つまり転送データに画素個有の属性を付
加することにより、表示ユニット内での適切な２値化処
理を行い、表示装置の表現能力（表示性能）の向上を図
ったものである。
【００１４】以下、図面を参照して本発明の実施例を詳
細に説明する。
細に説明する。
【００１５】図１は本発明の一実施例にかかる画像表示
手段を制御する表示コントローラを用いた情報処理シス
テムのブロック図である。
手段を制御する表示コントローラを用いた情報処理シス
テムのブロック図である。
【００１６】図１において、１０１は情報処理システム
全体の制御を実行するＣＰＵ、１０２はＣＰＵ１０１の
演算処理を高速にサポートする演算プロセッサ、１０３
はＣＰＵ１０１の基本制御機能を格納したＲＯＭ、１０
４はＣＰＵ１０１が実行するプログラムを記憶したり、
この実行の際のワーク領域として用いられるメインメモ
リ、１０５はＣＰＵ１０１を介さずにメインメモリ１０
４と後述するＶＲＡＭ相互間、またはそれらメモリと、
本システムを構成する各種機器との間でデータの転送を
行うＤＭＡコントローラ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ
ＡｃｃｅｓｓＣｏｎｔｒｏｌｌｅｒ、以下ＤＭＡＣと
いう）、１０６は本システムを構成する各種機器が発生
するハードウエア割込みを制御する割込みコントロー
ラ、１０７はカレンダー時計機能および、不揮発性情報
を記憶しておくＣ−ＭＯＳ ＲＡＭを含むリアルタイム
クロック、１０８はリアルタイムクロック１７が、シス
テムの電源がきれいているときにも機能するためのバッ
クアップ用のリチウム電池、１０９は各種文字等のキャ
ラクタ情報、制御情報などを入力するためのキーボー
ド、１１０はキーボード１０９を制御するためのキーボ
ードコントローラ、１１１は外部記憶装置としてのハー
ドディスク装置、１１２はハードディスク装置１１１と
本システムとの間でデータ転送その他の制御を行うＨＤ
Ｄ（ＨａｒｄＤｉｓｋ Ｄｒｉｖｅ）コントローラ、１
１３は外部記憶装置としてのフロッピーディスク装置、
１１４はフロッピーディスク装置１１３と本システムと
の間でデータ転送その他の制御を行うＦＤＤ（Ｆｌｏｐ
ｐｙ Ｄｉｓｋ Ｄｒｉｖｅ）コントローラ、１１５は
ポインティングデバイスとしてのマウス、１１６はマウ
ス１１５と本システムとの間で信号接続を行うためのマ
ウスコントローラ、１１７はＲＳ２３２Ｃ方式インター
フェースをもつ外部入出力装置を接続するＲＳ２３２Ｃ
インターフェース、１１８は外部プリンタを接続するた
めの、または、その他の外部装置を接続するプリンタイ
ンターフェース、２０１は上述の強誘電性液晶をその表
示媒体とする表示画面を有するＦＬＣ表示装置（以下Ｆ
ＬＣＤともいう）、２０２は本発明の一実施例にかかる
画像表示手段をそなえたＦＬＣＤコントローラ、１１９
は上記各機器間を信号接続するためのデータバス、コン
トロールバス、アドレスバスからなるシステムバスであ
る。
全体の制御を実行するＣＰＵ、１０２はＣＰＵ１０１の
演算処理を高速にサポートする演算プロセッサ、１０３
はＣＰＵ１０１の基本制御機能を格納したＲＯＭ、１０
４はＣＰＵ１０１が実行するプログラムを記憶したり、
この実行の際のワーク領域として用いられるメインメモ
リ、１０５はＣＰＵ１０１を介さずにメインメモリ１０
４と後述するＶＲＡＭ相互間、またはそれらメモリと、
本システムを構成する各種機器との間でデータの転送を
行うＤＭＡコントローラ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ
ＡｃｃｅｓｓＣｏｎｔｒｏｌｌｅｒ、以下ＤＭＡＣと
いう）、１０６は本システムを構成する各種機器が発生
するハードウエア割込みを制御する割込みコントロー
ラ、１０７はカレンダー時計機能および、不揮発性情報
を記憶しておくＣ−ＭＯＳ ＲＡＭを含むリアルタイム
クロック、１０８はリアルタイムクロック１７が、シス
テムの電源がきれいているときにも機能するためのバッ
クアップ用のリチウム電池、１０９は各種文字等のキャ
ラクタ情報、制御情報などを入力するためのキーボー
ド、１１０はキーボード１０９を制御するためのキーボ
ードコントローラ、１１１は外部記憶装置としてのハー
ドディスク装置、１１２はハードディスク装置１１１と
本システムとの間でデータ転送その他の制御を行うＨＤ
Ｄ（ＨａｒｄＤｉｓｋ Ｄｒｉｖｅ）コントローラ、１
１３は外部記憶装置としてのフロッピーディスク装置、
１１４はフロッピーディスク装置１１３と本システムと
の間でデータ転送その他の制御を行うＦＤＤ（Ｆｌｏｐ
ｐｙ Ｄｉｓｋ Ｄｒｉｖｅ）コントローラ、１１５は
ポインティングデバイスとしてのマウス、１１６はマウ
ス１１５と本システムとの間で信号接続を行うためのマ
ウスコントローラ、１１７はＲＳ２３２Ｃ方式インター
フェースをもつ外部入出力装置を接続するＲＳ２３２Ｃ
インターフェース、１１８は外部プリンタを接続するた
めの、または、その他の外部装置を接続するプリンタイ
ンターフェース、２０１は上述の強誘電性液晶をその表
示媒体とする表示画面を有するＦＬＣ表示装置（以下Ｆ
ＬＣＤともいう）、２０２は本発明の一実施例にかかる
画像表示手段をそなえたＦＬＣＤコントローラ、１１９
は上記各機器間を信号接続するためのデータバス、コン
トロールバス、アドレスバスからなるシステムバスであ
る。
【００１７】図２は図１において、示されたＦＬＣＤコ
ントローラ２０２の内部を詳細に示したものである。
ントローラ２０２の内部を詳細に示したものである。
【００１８】図２において、２０３は画像情報をたくわ
えるビデオＲＡＭ、２０４はビデオＲＡＭ２０３を制御
し、システムバス１１９からのアクセスを制御する画像
制御装置、２０５は画像制御装置からのデータを処理し
ＦＬＣＤ２０１への表示を制御するためのＦＬＣＤ表示
制御装置、２０６は画像制御装置２０４とＦＬＣＤ表示
制御装置２０５を結び、データの受け渡しを行う、表示
制御装置のバス、２０７、２０８はＦＬＣＤパネル２０
１をドライブするドライバーＩＣ、２０９はＦＬＣＤ表
示制御装置２０５からＦＬＣＤに表示するデータを送出
する信号線である。
えるビデオＲＡＭ、２０４はビデオＲＡＭ２０３を制御
し、システムバス１１９からのアクセスを制御する画像
制御装置、２０５は画像制御装置からのデータを処理し
ＦＬＣＤ２０１への表示を制御するためのＦＬＣＤ表示
制御装置、２０６は画像制御装置２０４とＦＬＣＤ表示
制御装置２０５を結び、データの受け渡しを行う、表示
制御装置のバス、２０７、２０８はＦＬＣＤパネル２０
１をドライブするドライバーＩＣ、２０９はＦＬＣＤ表
示制御装置２０５からＦＬＣＤに表示するデータを送出
する信号線である。
【００１９】図３は、画像制御装置２０４の処理フロー
を示すものである。
を示すものである。
【００２０】ステップＳ１において、ビデオＲＡＭ２０
３の内容に応じて、書き換えが行われた領域に対して、
ディザ／ＭＤ／ＥＤ／スルー等、どんな２値化処理が必
要であるかを決定する。
３の内容に応じて、書き換えが行われた領域に対して、
ディザ／ＭＤ／ＥＤ／スルー等、どんな２値化処理が必
要であるかを決定する。
【００２１】次にステップＳ２において、ステップＳ１
において決定された２値化処理を示す識別情報フラグを
設定する。
において決定された２値化処理を示す識別情報フラグを
設定する。
【００２２】次にステップＳ３において、識別情報フラ
グとともに、表示データおよびそのアドレス情報を表示
制御装置２０５に送出する。
グとともに、表示データおよびそのアドレス情報を表示
制御装置２０５に送出する。
【００２３】本実施例では、識別情報フラグ、表示デー
タおよびアドレス情報は、異なる伝送線を用いて並列に
伝送される。
タおよびアドレス情報は、異なる伝送線を用いて並列に
伝送される。
【００２４】図４は、ＦＬＣＤ表示制御装置２０５の処
理フローを示すものである。
理フローを示すものである。
【００２５】ステップＳ２１において、画像制御装置２
０４からデータを受け取る。
０４からデータを受け取る。
【００２６】次にステップＳ２２において、そのデータ
に添付された識別情報フラグに従い、データを展開す
る。
に添付された識別情報フラグに従い、データを展開す
る。
【００２７】次にステップＳ２３において、データに含
まれるアドレスデータに従い、ドライバーＩＣ２０７、
２０８を駆動し、ＦＬＣＤパネル２０１の部分書き換え
を行う。
まれるアドレスデータに従い、ドライバーＩＣ２０７、
２０８を駆動し、ＦＬＣＤパネル２０１の部分書き換え
を行う。
【００２８】ＣＰＵ１０１はシステムバス１１９を介し
てＦＬＣＤコントローラ２０２へアクセスすることがで
きる。また同様にＤＭＡＣ１０５等、他のバスマスタも
ＦＬＣＤコントローラ２０２へアクセスすることができ
る。
てＦＬＣＤコントローラ２０２へアクセスすることがで
きる。また同様にＤＭＡＣ１０５等、他のバスマスタも
ＦＬＣＤコントローラ２０２へアクセスすることができ
る。
【００２９】図２において、ビデオＲＡＭ２０３はシス
テムバス１１９から画像制御装置２０４を介してアクセ
スすることができる。ビデオＲＡＭ２０３には、ＦＬＣ
Ｄパネル２０１に表示するデータが格納される。ビデオ
ＲＡＭ２０３に格納されたデータが、システムバス１１
９から、画像制御装置２０４を介して、書き換えられる
と、図３に示したような、フローに従い、画像制御装置
は動作する。表示制御装置のバスを介して、ＦＬＣＤ表
示制御装置２０５に入ったデータは、図４に示したよう
にフローに従い、ＦＬＣＤ表示制御装置２０５は処理を
行い、信号線２０９を通って、ドライバーＩＣ、２０
７、２０８を通って、ＦＬＣＤパネル２０１が書き換え
られ、表示を行う。
テムバス１１９から画像制御装置２０４を介してアクセ
スすることができる。ビデオＲＡＭ２０３には、ＦＬＣ
Ｄパネル２０１に表示するデータが格納される。ビデオ
ＲＡＭ２０３に格納されたデータが、システムバス１１
９から、画像制御装置２０４を介して、書き換えられる
と、図３に示したような、フローに従い、画像制御装置
は動作する。表示制御装置のバスを介して、ＦＬＣＤ表
示制御装置２０５に入ったデータは、図４に示したよう
にフローに従い、ＦＬＣＤ表示制御装置２０５は処理を
行い、信号線２０９を通って、ドライバーＩＣ、２０
７、２０８を通って、ＦＬＣＤパネル２０１が書き換え
られ、表示を行う。
【００３０】図５は表示制御装置のバス２０６の信号フ
ォーマットの一例を示すものである。図６は表示制御装
置のバス２０６の信号線を示すものであり、２１１は、
Ｐｉｘ０、Ｐｉｘ１、Ｐｉｘ２、…Ｐｉｘｎ、の信号デ
ータ線であり、２１２はＦＨ／ＤＬ信号線、つまり、Ｐ
ｉｘ０、Ｐｉｘ１、…Ｐｉｘｎ、のデータ線上の内容が
データフォーマットを示すものであるか、画素データを
示すものであるかを表わす。２１３はクロック線であ
り、データ線の同期をとるためのものである。
ォーマットの一例を示すものである。図６は表示制御装
置のバス２０６の信号線を示すものであり、２１１は、
Ｐｉｘ０、Ｐｉｘ１、Ｐｉｘ２、…Ｐｉｘｎ、の信号デ
ータ線であり、２１２はＦＨ／ＤＬ信号線、つまり、Ｐ
ｉｘ０、Ｐｉｘ１、…Ｐｉｘｎ、のデータ線上の内容が
データフォーマットを示すものであるか、画素データを
示すものであるかを表わす。２１３はクロック線であ
り、データ線の同期をとるためのものである。
【００３１】図６において、画像制御装置２０４がビデ
オＲＡＭ２０３が書き換えられたことを検知すると、図
３で示したフローに従い、各データを準備すると、ＦＨ
／ＤＬ信号２１２はＨｉｇｈを出力し、クロック線２１
３に同期して、Ｐｉｘ０、Ｐｉｘ１、…Ｐｉｘｎ、から
データフォーマット信号を出力する。このデータフォー
マット信号は、主走査アドレスおよびレングス、ディザ
／ＭＤ／ＥＤ法での２値化処理要求フラグ、ネガ／ポジ
表示フラグがこの内に含まれる。
オＲＡＭ２０３が書き換えられたことを検知すると、図
３で示したフローに従い、各データを準備すると、ＦＨ
／ＤＬ信号２１２はＨｉｇｈを出力し、クロック線２１
３に同期して、Ｐｉｘ０、Ｐｉｘ１、…Ｐｉｘｎ、から
データフォーマット信号を出力する。このデータフォー
マット信号は、主走査アドレスおよびレングス、ディザ
／ＭＤ／ＥＤ法での２値化処理要求フラグ、ネガ／ポジ
表示フラグがこの内に含まれる。
【００３２】図５のようなデータ形式で、データはＦＬ
ＣＤ表示制御装置２０５に渡され、図４のようなフロー
に従って、データは処理され、信号線２０９および、ド
ライバーＩＣ２０７、２０８を通って、ＦＬＣＤパネル
２０１に表示される。
ＣＤ表示制御装置２０５に渡され、図４のようなフロー
に従って、データは処理され、信号線２０９および、ド
ライバーＩＣ２０７、２０８を通って、ＦＬＣＤパネル
２０１に表示される。
【００３３】図７はＦＬＣＤパネル２０１表示面の書き
換え領域を示すものであり、２２０はＦＬＣＤ表示面、
２２１は書き換え領域であり、図のａ、ｂ、ｃ、ｄは書
き換え領域を示すアドレス情報であり、このａ、ｂ、
ｃ、ｄのデータが画素データとともに、表示制御装置の
バス２０６を通して、ＦＬＣＤ表示制御装置２０５が受
け取り、書き換え領域２２１を書き換える。この書き換
え領域は、どういった２値情報でデータがくるかも、Ｆ
ＬＣＤ表示制御装置２０５も持つことになる。
換え領域を示すものであり、２２０はＦＬＣＤ表示面、
２２１は書き換え領域であり、図のａ、ｂ、ｃ、ｄは書
き換え領域を示すアドレス情報であり、このａ、ｂ、
ｃ、ｄのデータが画素データとともに、表示制御装置の
バス２０６を通して、ＦＬＣＤ表示制御装置２０５が受
け取り、書き換え領域２２１を書き換える。この書き換
え領域は、どういった２値情報でデータがくるかも、Ｆ
ＬＣＤ表示制御装置２０５も持つことになる。
【００３４】図１２に、ＦＬＣＤ表示制御装置２０５の
内部詳細を示す。３０１はディザ処理装置、３０２はＭ
Ｄ法処理装置、３０３はＥＤ法処理装置であり、３０４
はスルー出力装置、３０５、３０６は切り換え装置、３
０７は制御コードコントローラである。３０８は書き換
えアドレス線である。
内部詳細を示す。３０１はディザ処理装置、３０２はＭ
Ｄ法処理装置、３０３はＥＤ法処理装置であり、３０４
はスルー出力装置、３０５、３０６は切り換え装置、３
０７は制御コードコントローラである。３０８は書き換
えアドレス線である。
【００３５】制御コードコントローラ３０７によって、
切り換え装置３０５、３０６を設定し、２値化処理をど
のように行うかを決定する。
切り換え装置３０５、３０６を設定し、２値化処理をど
のように行うかを決定する。
【００３６】図１３に、表示制御装置のバスのデータ形
式を示す。アドレス部には、図に示したように、ａ、
ｂ、ｃ、ｄのアドレス情報が入る。制御コードには図に
示したように、どの２値化処理を行うかの情報が入る。
式を示す。アドレス部には、図に示したように、ａ、
ｂ、ｃ、ｄのアドレス情報が入る。制御コードには図に
示したように、どの２値化処理を行うかの情報が入る。
【００３７】（他の実施例）図３および図４に示したフ
ローに換えて、それぞれ図８および図９のような処理を
行ってもよい。つまり、画像制御装置２０４でデータ処
理を行い、ＦＬＣＤ表示制御装置２０５へ受け渡す。こ
の場合にはＦＬＣＤ表示制御装置の負担が軽くなる。
ローに換えて、それぞれ図８および図９のような処理を
行ってもよい。つまり、画像制御装置２０４でデータ処
理を行い、ＦＬＣＤ表示制御装置２０５へ受け渡す。こ
の場合にはＦＬＣＤ表示制御装置の負担が軽くなる。
【００３８】図５のデータフォーマットに換えて、図１
０のようなデータフォーマットになっても構わない。こ
れにより、ＦＨ／ＤＬの信号が複数あることによって、
２値化処理要求識別情報の量が多くなっても対応でき
る。また、図５のデータフォーマットに換えて、図１１
のようなデータフォーマットになっても構わない。図１
１のように、２値化処理要求識別情報と、画素データと
の信号線を独立させることにより、一段と、ＦＬＣＤ制
御装置２０５の処理効率が向上する。
０のようなデータフォーマットになっても構わない。こ
れにより、ＦＨ／ＤＬの信号が複数あることによって、
２値化処理要求識別情報の量が多くなっても対応でき
る。また、図５のデータフォーマットに換えて、図１１
のようなデータフォーマットになっても構わない。図１
１のように、２値化処理要求識別情報と、画素データと
の信号線を独立させることにより、一段と、ＦＬＣＤ制
御装置２０５の処理効率が向上する。
【００３９】なお、上述の表示装置はＦＬＣＤに限ら
ず、他の部分書き換えの可能な表示装置であってもよ
い。
ず、他の部分書き換えの可能な表示装置であってもよ
い。
【００４０】また、２値化処理の種類は誤差拡散法（Ｅ
Ｄ）、平均濃度保存法（ＭＤ）に限らず、平均濃度近似
法等であってもよい。
Ｄ）、平均濃度保存法（ＭＤ）に限らず、平均濃度近似
法等であってもよい。
【００４１】以上説明したように、ＦＬＣＤに表示する
データを転送する際に画素個有の属性を付加し、イメー
ジ部の２値化処理を識別情報により選択可能なデータフ
ォーマットを生成し、文字部は文字コードを生成し、文
字部／イメージ部の分解領域アドレスを明確に転送する
ことにより、ＦＬＣＤへの表現能力（表示性能）の向上
を図れる。
データを転送する際に画素個有の属性を付加し、イメー
ジ部の２値化処理を識別情報により選択可能なデータフ
ォーマットを生成し、文字部は文字コードを生成し、文
字部／イメージ部の分解領域アドレスを明確に転送する
ことにより、ＦＬＣＤへの表現能力（表示性能）の向上
を図れる。
【００４２】
【発明の効果】以上の様に、本発明によれば、表示装置
の表現能力が十分に活用することができる。
の表現能力が十分に活用することができる。
【図１】本発明の実施例の全体を示す情報システム装置
の構成図。
の構成図。
【図２】本発明の実施例のＦＬＣＤコントローラの構成
図。
図。
【図３】本発明の実施例の画像制御装置のフローチャー
ト。
ト。
【図４】本発明の実施例のＦＬＣＤ表示制御装置のフロ
ーチャート。
ーチャート。
【図５】本発明の実施例のバスインターフェースの信号
フォーマット。
フォーマット。
【図６】本発明の実施例の表示制御装置のバス信号線。
【図７】本発明の実施例のＦＬＣＤ表示面。
【図８】本発明の実施例の画像制御装置のフローチャー
トその２。
トその２。
【図９】本発明の実施例のＦＬＣＤ表示制御装置のフロ
ーチャートその２。
ーチャートその２。
【図１０】本発明の実施例のバスインターフェースの信
号フォーマットその２。
号フォーマットその２。
【図１１】本発明の実施例のバスインターフェースの信
号フォーマットその３。
号フォーマットその３。
【図１２】ＦＬＣ表示制御装置のブロック図。
【図１３】バスのデータ形式を示す図。
２０２ ＦＬＣＤコントローラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森本 はじめ 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 小野 研一郎 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 坂下 逹也 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 信谷 俊行 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 伊奈 謙三 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (56)参考文献 特開 昭63−65494（ＪＰ，Ａ) 特開 平３−123386（ＪＰ，Ａ) 特開 平４−3118（ＪＰ，Ａ) 特開 平４−55890（ＪＰ，Ａ) 特開 昭62−12279（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06T 5/00 200 G02F 1/133 560 G09G 3/18
Claims (2)
- 【請求項１】 表示の変更にかかる表示素子の表示状態
を更新することが可能な表示装置を制御する表示制御装
置であって、画像データに付属して、２値化処理の種類
を識別する識別情報を発生する手段と、 画像データに前記識別情報と、アドレス情報を添付して
伝送するデータ伝送手段を具えたことを特徴とする表示
制御装置。 - 【請求項２】 前記表示素子は、強誘電液晶素子である
ことを特徴とする請求項１記載の表示制御装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12616492A JP3227201B2 (ja) | 1992-05-19 | 1992-05-19 | 表示制御装置 |
| DE69314108T DE69314108T2 (de) | 1992-05-19 | 1993-05-17 | Verfahren und Einrichtung zur Steuerung einer Anzeige |
| EP93303763A EP0579359B1 (en) | 1992-05-19 | 1993-05-17 | Display control method and apparatus |
| AT93303763T ATE158667T1 (de) | 1992-05-19 | 1993-05-17 | Verfahren und einrichtung zur steuerung einer anzeige |
| US08/397,714 US5838291A (en) | 1992-05-19 | 1995-03-02 | Display control method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12616492A JP3227201B2 (ja) | 1992-05-19 | 1992-05-19 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05324824A JPH05324824A (ja) | 1993-12-10 |
| JP3227201B2 true JP3227201B2 (ja) | 2001-11-12 |
Family
ID=14928267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12616492A Expired - Fee Related JP3227201B2 (ja) | 1992-05-19 | 1992-05-19 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3227201B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3354741B2 (ja) * | 1995-04-17 | 2002-12-09 | 富士通株式会社 | 中間調表示方法及び中間調表示装置 |
-
1992
- 1992-05-19 JP JP12616492A patent/JP3227201B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05324824A (ja) | 1993-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6819334B1 (en) | Information processing apparatus and its display controller | |
| JP3184613B2 (ja) | 表示制御装置及び方法 | |
| EP0525786B1 (en) | Display control apparatus | |
| JP3156977B2 (ja) | 表示制御装置及び方法 | |
| US5701135A (en) | Display control method and apparatus | |
| EP0526098B1 (en) | Picture draw command scheduling in multitasking data processing apparatus | |
| US6157359A (en) | Display control apparatus | |
| US20010043206A1 (en) | Display control device | |
| JP2889149B2 (ja) | 画像表示制御方法及び画像表示制御装置 | |
| JP2005140959A (ja) | 表示装置及びこれを用いた携帯機器 | |
| JP3245229B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3227201B2 (ja) | 表示制御装置 | |
| JP3245230B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3227200B2 (ja) | 表示制御装置及び方法 | |
| JP2001265318A (ja) | Ｒａｍ内蔵型ディスプレイドライバ、及びそのディスプレイドライバを搭載する画像表示装置 | |
| EP0613115A2 (en) | Display data write control device | |
| JP3164576B2 (ja) | 表示制御装置および表示制御方法 | |
| JP3264520B2 (ja) | 表示制御装置 | |
| JP2731028B2 (ja) | 表示制御装置 | |
| JP2000181416A (ja) | 表示制御装置および方法 | |
| JP3043378B2 (ja) | 表示制御装置および表示制御方法 | |
| JPH0683290A (ja) | 表示制御装置 | |
| JPH064042A (ja) | 表示制御装置及び方法 | |
| JPH03245187A (ja) | 表示装置 | |
| JP3187082B2 (ja) | 表示制御装置および表示制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010821 |
|
| LAPS | Cancellation because of no payment of annual fees |