JPS59220966A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59220966A
JPS59220966A JP58094859A JP9485983A JPS59220966A JP S59220966 A JPS59220966 A JP S59220966A JP 58094859 A JP58094859 A JP 58094859A JP 9485983 A JP9485983 A JP 9485983A JP S59220966 A JPS59220966 A JP S59220966A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
electrodes
layer
ohmic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58094859A
Other languages
English (en)
Inventor
Kazuhiko Inoue
和彦 井上
Yoshihiro Kinoshita
木下　義弘
Tatsuro Mitani
三谷　達郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58094859A priority Critical patent/JPS59220966A/ja
Priority to DE19843419225 priority patent/DE3419225A1/de
Publication of JPS59220966A publication Critical patent/JPS59220966A/ja
Priority to US06/883,011 priority patent/US4695869A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は半導体装置に関し、更に詳細には、Ｓｉ半導
体装置の製造設備を利用して製造することができるとと
もに劣化を起こす恐れのない電極構造を有したＧａＡＳ
半導体装置に関するものである。
［発明の技術的背景］ 一般にプレーナ型半導体装置は、半導体基板上に形成さ
れたオーム性電極と該オーム性電極の上に積層される第
二電極（ポンディングパッド電極や配線電極）とを有し
ており、これらの電極の各々は、■相互間に金属化合物
を生じないこと、■相互の密着性がすぐれていること、
の要件を満足することが必要とされ、史にオーム性電極
に対しては、基板との密着性がずぐれ且つ基板との間に
相互滲透を生じぬことが要求され、また、第二電極に対
してはリードボンディングが可能であることが必要とさ
れる。
従来Ｑａ　ＡＳ半導体装置のＡ−ム性電極にはＡＵ　　
（金）を主成分とする合金（たとえばＮ型基板に対して
はへ〇−Ｇｅ合金やＡｕ−３ｉ合金、Ｐ・型基板に対し
てはＡｕ−７ｎ合金やＡｕ　−（３ｅ合金）が使用され
、また第二電極にはＡ１が使用されているが、Ａ１とＡ
ｕどは直接に接触さｌ！ンと金属間化合物Ａ　Ｕ　Ａ　
＋　２もしくはＡｕ２Ａｌイ生じるので一般に、従来の
Ｇａ　Ａｓ半導体装置ではオーム性電極と第二電極との
間にＴｉ膜もしくはｐｔとＴ：との積層膜を形成するこ
とによりＡＵとＡＩとの金属間化合物の生成を防止する
とともに、ボンディング性を低下させる基板からのＧａ
浮き上りをＴ　ｉもしくはＰｔ／Ｔｉ積層膜によって防
止している。　また、第二電極の全体又は最上層として
Ａｕ膜を形成することにより金線とのリードボンディン
グが容易となるようにしｌｃ電極構造のＧａ　Ａｓ半導
体装置も製造されているしかしながら前記のごとき公知
のＱａ　Ａｓ半導体装置には以下のごとぎ問題点があっ
た。
［前傾技術の問題点］ 第二電極の全体又はその最上層がＡＵから成る電極を備
えたＧａ　Ａｓ半導体装置においては、電極の素材であ
るＡｕを大儀に要するため、材料費が著しく高額になる
ということが最大の欠点であるが、更に、リードボンデ
ィング工程において従来のＳｉ半導体装置の製造設備を
使用できないということも極めて重大な欠点である。　
すなわち、よく知られているＪ、うに、３ｉ半導体装置
はＡ１のみから成る第二電極を有しているので、リード
ボンディング工程で使用覆る装置もそれに適した構造及
び性能を有しているが、前記のＧａＡＳ半導体装置では
第二電極の全体もしくはその表層がＡｕで構成されてい
るため、３ｉ半導体装置の製造設備をそのま＼ま使用す
ることができず、従って新たな設備投資を要し、製造コ
ストは更に高価になるからである。
一方、第二電極の表層がＡ１から成る電極構造を有する
従来のＧａ　Ａｓ半導体装置にｄシいても以下に示すよ
うな構造上の欠点があった。　以下に第１図を参照して
説明する。
第１図は、従来公知のＧａΔＳ半導体装置を示したもの
であり、同図において１はＧａＡＳから成るＰ型の半導
体基板、２はＮ＋型の導電型領域、３は導電型領域２を
覆って形成されたオーム性電極、４は第二電極ぐある。
　オーム性電極３は、Ｐｔ　／Ａｕ−Ｑｅから成る二層
構造であり、また第二電極４の表層はＡ１で、ＡＩの下
側にはＴｉから成る層が形成されている。
この公知の半導体装置においては、第１図（ａ＞に示ず
ようにオーム性電極３の周縁部が第二電極４の周縁部よ
りも外側へ張り出しており、また第二電極４の表層のＡ
１層の周面（縁面）とオーム性電極３のＡｕ−Ｑｅ層の
周面とが共に露出している上、該Ａ１層周面と該Ａｕ−
Ｇｅ層周而どは非面に近接した位置関係にあるため、素
子の熱処理工Ｖ１等において加熱されると、それぞれの
周面に金−アルミニウム化合物が形成され、素子完成後
も、そこに形成されているＡｌ−Ａｕ化合物を種として
電極中にＡＩＡＵ合金の形成が徐々に進行し、その結果
、電極の抵抗が増大して素子性能が徐々に低下するとい
う欠点があっノ〔。
［発明の目的］ この発明の目的は前記のごとき欠点を有しない、改良さ
れた半導体装置を提供することであり、更に詳細には、
オーム性電極と第二電極との間に金属間化合物が形成さ
れる恐れの全くない改良されたＱａΔＳ半導体装置を提
供することである。
［発明の概要］ この発明による半導体装置は、特許請求の範囲にも記載
されているにうに、Ａ−ム性電極と第二電極との接続部
においては該第二電極が該オーム性電極の周側面をも被
覆し該オーム性電極の周縁部よりも外側へ張り出し形成
されていることを特徴とする。　このような電１ｆｉ構
造を有する本発明の半導体装置ではオーム性電極の周縁
部が第二電極下層の、Ａ１との間で金属間化合物を生成
する成分の移動を阻止する成分によって被覆されている
ため、第二電極最上層のＡ１とＡ−ム性電極の構成成分
との間に有害な金属間化合物を生じることが完全に防止
される。
［発明の実施例］ 第２図は本発明による改良された半導体装置の一実施例
を示したも０である。　同図において、第１図と同一符
号で表示された部分は第１図の半導体装置と同一部分で
あり、１はＧａ　ＡＳから成る半導体基板、２は該半導
体基板１内に形成されたＮ層型の導電型領域、３は導電
型領域２の上を被覆しているＡ−ム性電極、５はオーム
性電極３の上に形成された第二電極である。　この発明
の実施例では、オーム性電極３は第１図の従来装置の電
極と同じ成分及び構造であり、上層がｐｔ、下層がＡ１
１−Ｇｅ合金の二層から成っている。
一方、第二電極５は、その構成部分が従来装置と同じく
、下層が−「ｉ、Ｍｏ、Ｔａ等の金属で上層がＡ１から
成っているが、本発明の半導体８首では、第２図に示す
ように第二電極５とオーム性電極３との接続部において
第二電極５の外周縁部がオーム性電極３の外周縁部より
も外側へ張り出すようにオーム性電極３よりも広く形成
されていることを特徴とする。
このような本発明の半導体装置においては、Ａ−ム性電
極３と第二電極５との重なり部分においてオーム性電極
３の外周縁部が第二電極５の下層によって完全に被覆さ
れ、外気中に露出していない。　従って、本発明の半導
体装置ではオーム性電極３と第二電極５との爪なり部分
の外周縁部において、オーム性電極３の下層構成成分の
Ａｌｌ　−Ｇｅ合金と第二電極５の上層構成成分のＡ１
とが第二電極５の下層構成成分の金属＜Ｔｉ　、　ＭＯ
。
Ｔａ等）の層によって相互にＭＭされるため、たとえば
製造中に熱処理等の工程を経てもＡｌｌとＡ１との金属
間化合物が生じる恐れが全くない。
第３図は本発明の第二実施例として、ＮチャンネルＦＥ
Ｔの（＆造とそのｖＡ造方法の一例を示したものである
。
まず、第３図（ａ　）に示ツようにＧａＡｓから成る１
つ型の基板１に公知の方法（絶縁膜形成、選択的１ツチ
ング、イオン注入、アニール）によって第一の導電領域
６（Ｎ型）件その周囲に第二の導電領域（Ｎ層型）７，
８を形成する。　イオン注入条件は、例えばＮ層はドー
ズ量１ｘ　１０Ｉ７１０ｌ７で注入エネルギー１００ｋ
ｅＶ　、　Ｎ　”層はドーズ量１ＸＩＯＩ８ａｍ”３で
注入エネルギー２００ｋｅＶである。
次に、第３図（ｂ）に示すように、シランのＣＶＤ法に
より５ｉ０２膜（５０００Ｘ厚）３１を基板表面全面に
形成した後、第二の導電領域７．８の上方の３ｉ０２膜
を選択的に除去し、次いでその上にレジスト３２を塗布
してレジストパターンを形成、した後、蒸着法等により
、ＡＬＩ−Ｇｅ合金膜（２０００Ｘ厚）及びＰｔ膜（３
００ス厚）をこの順に基板上に１（１Ｍ３３する。　し
かる後レジスト３２をアセトン等の有機溶剤に溶かずこ
とによりレジスト３２上の不用なＰｔ　／Ａｕ−Ｇｅ膜
を除去する。　次いで、熱処理を行ってＰｔ層とＡＵ　
−Ｇｅ層とから成るソース電極９及びドレイン電極１０
を第３図（Ｇ）のように第二の導電領域７゜８上に形成
する。　この工程の熱処理によりｐｔ／Ａ１１−Ｇｅの
二層構造が崩れてソース電極９及びドレイン電極１０の
表面にはＡＬＩが析出する。
次に５ｉ０２膜の残部を弗化アンモニウム液で除去した
後、再び３ｉ０２膜（１０００Ｘ厚）を全面に形成し、
更にその上にレジスト膜を形成する。
そして第−及び第二の導電領域６〜８の上方に開口を有
したレジストパターンを作り、更に、該レジストパター
ンをマスクとしてパターニングを行うことにより各々の
導電領ＶＡ６〜８の上のＳｉＯ２膜を除去してソース及
びドレインのためのポンディングパッド電極とゲート電
極のための間口部を作る。　この場合、ソース電極９及
びドレイン電極１０に対応して該レジストパターンに設
けられる窓（間口部）の大きさは既に作られているソー
ス電極９及びドレイン電極１０よりも大きいこと（例え
ば４μｍの張り出し）が必要である。
次いで真空蒸着法にＪ：すＰｔ膜（３０００ス厚）及び
Ａ１膜（１００００００００Ｘ厚順に堆積させるとども
にレジストパターンを該Ａ１膜の上に形成した後、該レ
ジストパターンをマスクとして該Ａ１膜と該Ｔｉ膜とを
パターニングして第３図（ｄ　）のようにソース電極９
及びドレイン電極１０の上にそれぞれのポンディングパ
ッド電極１１及び１２を形成すると同時に第二の導電領
域の上にゲート電極１３を形成する。　３０００Ｘ厚の
Ｔｉ膜は、膜厚２３００人＜Ａｕ−Ｇｅ２０００Ｘ＋Ｐ
ｔ　　３００人）厚のソース電極９及びドレイン電極１
０の外周縁を十分に被覆して段切れの起こらないように
することができる。
以上のようにして形成されたＱａ　Ａｓ　−Ｎチャンネ
ルＦＥＴにおいては、オーム性電極（この実施例ではソ
ース電極９及びドレイン電極１０）と第二電極（この実
施例ではソース及びトレインのそれぞれのポンディング
パッド電極１１及び１２）との接続部において第二電極
がオーム性電極の外周縁部の外側にまで広がるように形
成されており、従って、オーム性Ｔｉ極は第二電極によ
って完全に被覆されるため、オーム性電極中のＡｕと第
二電極中のＡ１とが金属間化合物を形成する恐れは全く
ない。
なお、本発明は前記実施例に限定されるものではなく、
オーム性電極を有する種々の素子（例えばダイオードな
ど）に適用可能なことは勿論である。
［発明の効果］ 以上に説明したように、この発明によれば、（１）配線
電極やポンディングパッド電極をＡ１で構成できるので
従来の３ｉ半導体装置の製造設備をそのまま用いること
ができ、従ってＱａ　Ａｓ半導体装置を比較的安価なコ
ストで製造することができる、 （２）オーム性電極の構成成分と第二電極（配線電極及
びポンディングパッド電極）の構成成分との反応による
有害な金属間化合物を生成する恐れがないため、特性劣
化を起こさず且つ信頼性の高い半導体装置が製造ぐきる
、等の効果を期待することができる。
【図面の簡単な説明】
第１図（ａ）は従来の半導体装置の平面図、第１図（ｂ
）は第１図（ａ）のＩ−Ｉ矢視断面図、第２図（ａ　）
は本発明の半導体装置の第一実施例の平面図、第２図（
ｂ　）は第２図（ａ　）のＩＩ−ＩＦ矢視断面図１、第
３図（ａ　）乃至第３図（ｄ　）は本発明の第二実施例
の半導体装置を製造する工程において該装置の断面図を
示した図である。 １・・・半導体基板、　２・・・Ｓ電領域、　３・・・
オーム性電極、　４，５・・・第二電極、　６・・・第
一の導電領域、　７，８・・・第二の導電領域、　９・
・・ソース電極、　　１０・・・ドレイン電極、　　１
１．１２・・・ポンディングパッド電極、　１３・・・
ゲート電極。 第１図 （Ｑ）（ｂ） 第２図 （ｚ）　　　　　　　　　　（ｂ） 第３図 ８　　６　　７ 特許庁長官　　若杉和夫殿 １、事件の表示　　　昭和５８年特許願第９４８５９号
２、発明の名称　　　半導体装置 ３、補正をする者 事件との関係　　　特許出願人 神奈川県用崎市幸区堀用町７２番地 ６、補正により増加する発明の数　　　Ｏ！：′３に− ８・補正の内容 （１）明細書の［特許請求の範囲Ｊ、Ｆ発明の詳細な説
明」及び［図面の簡単な説明ＪのＩＩＩ！１別紙全文訂
正明細四のどＪ３す。 （２）図面 第３図（ａ　）乃至（ｄ　）を、Ｉする第３図（ａ　）
乃至（ｅ）に差換える。 明細書 １、発明の名称 半導体装置 ２、特許請求の範囲 １　ＧａＡＳから成る半導体基板と、該半導体基板上に
形成されたＡＵから成るオーム性電極と、下層がＡ１ど
の間で金属間化合物を生成する成分の移動を阻止する成
分から成りかつ最上層がＡ１から成るとともに、該オー
ム性電極の上に形成される第二電極とを有した半導体装
置において、 該第二電極と該オーム性電極どの接続部においては、該
第二電極が該オーム性電極の外周縁部をも被覆するよう
に該オーム性電極の周縁部よりも外側に張り出して形成
されていることを特徴とする半導体装置。 ３、発明の詳細な説明 ［発明の技術分野］ この発明は半導体装置に関し、更に詳細には、Ｓｉ半導
体装置の製造設備を利用して製造することができるとと
もに劣化を起こづ−恐れのない電極構造を有したＧａＡ
ｓ半導体装置に関づるものである。 ［発明の技術的費用］ 一般にプレーナ型半導体装置は、半導体基板上に形成さ
れたオーム性電極ど該オーム性電極の上に積層される第
二電極（ポンディングパッド電極や配線Ｎ極）とを有し
ており、これらの電極の各々は、■相互間に金属化合物
を生じないこと、■相互の密着性がすぐれていることの
要件を満足することが必要とされ、更に第二電極に対し
ては、抵抗の低いこと、或いはポンディングパッドとし
て使用される場合はリードボンディングが可能であるこ
とが必要とされる。 そのため、従来ＧａＡｓ半導体装置のオーム性電極には
Ａ’ｕ（金）を主成分どＪ−る合金（たとえばＮ型基板
に対してはＡ１ｌ−Ｇｅ合金やＡｕ−Ｓｉ合金、Ｐ型基
板に対してはＡｕ−７ｎ合金やＡｕ−Ｂｅ合金）が使用
され、また第二電極にはＡｕやＡ１が使用されている。 そして、従来のＧａＡｓ半導体装置にお【ノるオーム性
電極の構造は、Ｎ型基板に対しては熱処理におけるＡＵ
−ＱｅのホールアップやＱｅの酸化を防ぐため、ＰＩ　
／ＡＵ−Ｑａ若しくはＮｉ／Ａｕ−Ｑｅの構造になって
いるが、上層のＰｔやＮｉは薄くつ【プるため熱処理中
に下層Ａｕ−’Ｇｅ中のＡＵがオーム性電極の表面にで
てきている。 一方、第二電極には前記したようにＡ１や八〇が使用さ
れているが、Ａ１の場合は、Ａ１とＡＬＩとを直接に接
触させると金属間化合物ＡＵＡ＋２もしくはＡＵ２ＡＩ
を生じるので、オーム性電極ど接する第二電極の下層に
例えばＴＩ膜を形成づ−ることにより、オーム性電極表
面にでてきているＡＬＩと第二電極上層のＡ１との間で
Ａｌ−Ａｕ化合物が生成することを防止するとともに、
ボンディング性を低下させる基板からのＱａ浮ぎ上りを
防止している。　しかしながら前記のごとき公知のＱａ
　Ａｓ半導体装置にはなお以下のごとき問題点があった
。 ［背景技術の問題点］ 第二電極の上層が八〇から成る電極を備えたＧａＡｓ半
導体装置においては、電極の素材であるＡｕの使用量が
高むため、材料費が高額になることが欠点であるが、更
に、リードボンディング工程において従来のＳｉ半導体
装置のＴＭ造設備をそのまま使用できないということも
極めて重大な欠点である。　ずなわら、よく知られてい
るように、８１半導体装置はＡ１から成る電極を有して
いるので、リードボンディング工程で使用する装置もそ
れに適した条件設定が常時なされているため、ＡＩＪ電
極のボンディングを行う場合にはその都度温度、荷重等
変更しなりればならず生産効率が落らる。　また常時Ａ
Ｌ＋電極に適した条件に設定した装置を用意する場合に
は新たな設備投資を要′し、製造コストは更に高価にな
るからである。 一方、第二電極の表層がＡ１から成る電極構造を有する
従来のＧａＡｓ半導体装置にａ５いても以下に示すよう
な構造上の欠点があった。　以下に第１図を参照して説
明する。 第１図は、従来公知のＱａ　Ａｓ半導体装置を示したも
のであり、同図において１はＱａＡｓから成る半絶縁性
の半導体基板、２はＮ＋型の導電型領域、３はオーム性
電極、４は第二電極である。 オーム性電極３は、Ｐｔ　／ＡＬＩ−Ｇｅから成る二層
構造であり、また第二電極４の上層はＡ１で、Ａ１の下
側にはＴｉから成る下層が形成されている。 この従来公知の半導体装置にａ３いては、第１図（ａ　
）に示すように第二電極４の周縁部がＡ−ム性電極３の
周縁部Ｊ、りも内側に後退しＣいる。 この場合第二電極４の上層のＡ１層の周側面（縁面）ど
オーム性電極３の表面が素子製造工程で露出した状態で
非常に接近する（Ｔｉの膜厚しか離れていない）ことに
なるため、素子の熱処理工程等において加熱されると、
Ａ１層の周面にＡＩ−ＡＬ＋化合物が形成され、素子完
成後もそこに形成されているＡＩ　＝ＡＬ＋化合物を種
としてＮ極中にΔ１−ＡＵ化合物の形成が徐々に進行し
、その結果、電極の抵抗が増大して素子性能が徐々に低
下するという欠点があった。 ［発明の目的］ この発明の目的は前記のごとき欠点を有しない、改良さ
れた半導体装置を提供覆ることであり、更に詳細には、
オーム性電極と第二電極との間に金属間化合物が形成さ
れる恐れの全くない改良されたＧ　ａ　、、Ａ　ｓ半導
体装置を提供することである。 ［発明の概要コ この発明による半導体装置は、特許請求の範囲に−ｂ記
載されているように、オーム性電極と第二電極との接続
部においては該第二電極が該オーム性電極の周側面をも
被覆づるように該オーム性電極の周縁部よりも外側へ張
り出し形成されていることを特徴どする。　このような
電４ｔｉ　４ｔｉ造を右する本発明の半導体装置ではＡ
−ム性電イセの表面も周側面も共に第二電極下層の、Ａ
１との間で金属間化合物を生成する成分の移動を阻止す
る成分、例えばＴｉ等によって完全に被覆されることに
なるので、第二電極上層のＡ１にＡｌ−Ａｕ化合物のよ
うな有害な金属間化合物を生じることが完全に防止され
る。 ［発明の実施例］ 第２図は本発明による改良された半導体装置の一実施例
にお（プるＡ゛−ム性電極と第二電極の接続部を示した
ものである。　同図において、第１図と同一符号で表示
された部分は第１図の半導体装置のそれと同一部分であ
り、’Ｎ、ｔＧａＡｓから成る半導体基板、２は該半導
体基板１内に形成されたＮ＋型の導電型領域、３は導電
型領域２の上に接続しているＡ−ム性電極、５はオーム
性電極３の上に形成された第二電極である。　この発明
の実施例では、オーム性電極３は第１図の従来装置の電
極と同じ成分及び構造であり、上層がＰ［、下層がＡＵ
−Ｑｅ合金の二層から成っている。 一方、第二電極５は、その構成部分が従来装置と同じく
、下層がＴ１で上層がＡ１から成っているが、本発明の
半導体装置のオーム性電極３と第二電極５の接続部では
、第２図に示ずように第二電極５の外周縁部がオーム性
電極３の外周縁部よりも外側へ張り出寸ようにオーム性
電極３よりも広く形成されていることを特徴とする。 このような本発明の構造においては、オーム性電極３と
第二電極５との重なり部分においてオーム性電極３の表
面も周側面もすべて第二電極５の下層によって完全に被
覆されており、素子製造工程中において第二電極上層の
Ａ１はＡ−ム性電極表面と露出して接近することはない
。　換言すれば、本発明の半導体装置ではオーム性電極
３の表面にでているＡｌ１と第二電極５の上層構成成分
のＡ１とが第二電極５の下層構成成分の金属（Ｔｉ等）
の層によって相互に遮蔽されるため、たとえば製造中に
熱処理等の工程を経てもＡＵとＡＩとの金属間化合物が
生じる恐れが全くない。 第３図は本発明をＮチレンネルＦ　Ｅ　Ｔに適用した場
合の構造とその製造方法の一例を示したものである。 まず、第３図（ａ　＞に示すようにＧａ　Ａｓから成る
半絶縁性の基板°′１に公知の方法〈絶縁膜形成、選択
的エツチング、イオン注入、アニール）によって第一の
導電領域６（Ｎ型）とその両側に第二の導電領域（Ｎ＋
型）７，８を形成する。　イＡン注入条件は、例えばＮ
層はドーズＪＩＪｉ３Ｘ１０１２ｃｍ−２で注入エネル
ギー１．０Ｏｋｅ■、Ｎ層層はドーズ量３×１０１３０
「２で注入エネルギー２００ｋｅＶである。 次に、第３図（ｂ）に示すように、シランの熱分解によ
るＣＶＤによりＳｉＯ２膜（５０００Ｘ厚）３１を基板
表面全面に形成した後、その上にレジスト３２を塗布し
てレジストパターンを形成し、これをマスクに５ｉｎ２
１１９３１を弗化アンモニウム液でエツチングして第二
の導電領域７．８の上方の５１０２膜を選択的に除去し
、次いで蒸着法等により、Ａｕ−Ｑｅ合金膜（２０００
久厚）及びｐｔ股（３００久厚）をこの順に基板上に堆
積３３する。　しかる後、レジス１〜３２をアセトン等
の有機溶剤に溶かずことによりレジスト３２上の不用な
Ｐｔ　／ＡＵ−Ｇｅ膜を除去１”る。　次いで、熱処理
を行って２１層と△ｕ−Ｑｅ層とから成るソース電極９
及びドレイン電極１０を第３図（Ｃ）のように第二の導
電領域７．８上に形成する。 この工程の熱処理により１〕ｔ／Δｕ−ＧＯの二層構造
が崩れＣソース電極９及びドレイン電極１０の表面には
八〇が析出する。 次に５ｉ０２膜の残部を弗化アンモニ「クム液で除去し
た後、第３図（ｄ　）のように、再び５ｉ０２膜３４　
（１０，０００久厚）を仝而に形成し、更にその上にレ
ジスト膜３５を塗布する。　そしてソース電極９及びド
レイン電極１０と第一の導電領域６の上方に間口を有し
ＩＣレジスｌ〜パターンを形成し、これをマスクとして
、Ｓ’０２Ｍ５！３４を弗化アンモニウム液で■ツヂン
グすることによりソース及びトレインのためのポンディ
ングパッド電極とゲート電極のための間口部を作る。　
この場合、ソース及びドレインのポンディングパッド電
極のために設けられる窓（開口部）の大きさは既に作ら
れているソース電極９及びドレイン電４ｆＡ　１０より
も大きいこと（例えば４μｍの張り出し）が瀉１要であ
る。　次いで真空蒸着法によりＴ　ｆ　膜（３０００２
厚）及びＡ１膜（１ｏｏｏｏｘ厚）をこの順に堆積３６
する。　しかる後、レジストパターンをアセトン等で溶
解づることにより、レジスト３２上の不用なＡＩ　／Ｔ
ｉ膜を除去して、第３図（ｅ）のようにソース電極９及
びドレイン電極１０の上にそれぞれのポンディングパッ
ド電極１１及び１２を形成Ｊると同時に第一の導電領域
６の上にグー１へ電極１３を形成する。　３０００ス厚
のＴｉ膜は、膜厚２３００人（Ａ　ｕ−Ｑ　８２０００
人＋ｐｔ３００久）厚のソース電極９及びドレイン電極
１０の外周縁を十分に被覆して段切れの起こらないよう
にすることができる。 以上のようにして形成されたＧａ　Ａｓ−Ｎチャンネル
ＦＥＴにおいては、オーム性電極（この実施例ではソー
ス電極９及びドレイン電極１０）と第二電極（この実施
例ではソース及びトレインのそれぞれのポンディングパ
ッド電極１１及び１２）との接続部において第二電極が
オーム性電極の外周縁部の外側にまで広がるように形成
されてａ３す、しかもＴｉ膜に段切れがなく、従って、
オーム性電極は第二電極の下層Ｔ１膜によって完全に被
覆されるため、この状態で例えばシランの熱分解にヨル
ＣＶ　Ｄ　テＳ　ｉ　Ｏ２ヲｉ［ｃ　＠　スル熱処理■
稈ヲ行ってもオーム性電極中のＡｕと第二電極中のＡ１
との間で有害な金属間化合物を形成する恐れは全くない
。　なお、この構造によれば第二電極が導電領域上に接
することになるが、周波数１ＧＨ２で動作するＦＥＴに
おいては全く支障のないことが判っている。 なお、本発明は前記実施例に限定されるものではなく、
オーム性電極を有する種々の素子（例えばダイオードな
ど）に適用可能なことは勿論である。 ［発明の効果］ 以上に説明したように、この発明によれば、（１）゛配
線電極やポンディングパッドＮ極をＡ１で構成できるの
で従来の８１半導体装置の製造設備をそのまま用いるこ
とができ、従ってＱａ　Ａｓ半導体装置を比較的安価な
コストで製造することができる、 （２）オーム性電極の構成成分と第二電極（配線電極及
びポンディングパッド電極）の構成成分との反応による
有害な金属間化合物を生成する恐れがないため、特性劣
化を起こさず且つ信頼性の高い半導体装置が製造できる
、等の効果を期待することができる。 ４、図面の簡単な説明 第１図（ａ）は従来半導体装置におけるＡ゛−ム性電極
と第二電極の接続部の平面図、第１図（ｂ）は第１図（
ａ　）のニーＩ矢視断面図、第２図（ａ）は本発明半導
体装置の実施例におけるオーム性電極と第二電極の接続
部の平面図、第２図（ｂ）は第２図（ａ　＞の■−■矢
視断面図、第３図（ａ　）乃至第３図（ｅ　＞は本発明
実施例の半導体装置を製造する工程において該装置の断
面図を示した図である。 １・・・半導体基板、　２・・・導電領域、　３・・・
オーム性電極、　４，５・・・第二電極、　６・・・第
一の導電領域、　７，８・・・第二の導電領域、　９・
・・ソース電極、　　１０・・・ドレイン電極、　　１
１．１２・・・ポンディングパッド電極、　１３・・・
グー１〜電極。 特許出願人　東京芝浦電気株式会社 代理人　　　弁理士　諸１）英二

Claims (1)

  1. 【特許請求の範囲】 ｌＧａＡｓから成る半導体基板と、該半導体基板上に形
    成されたオーム性電極と、下層がＡ１との間で金属間化
    合物を生成する成分の移動を阻止する成分から成りかつ
    最上層がＡ１から成るとともに、該オーム性電極の上に
    形成される第二電極とを有した半導体装置において、 該第二電極と該オーム性電極との接続部においては、該
    第二電極が該オーム性電極の外周縁部をも被覆するよう
    に該オーム性電極の周縁部よりも外側に張り出して形成
    されていることを特徴とする半導体装置。
JP58094859A 1983-05-31 1983-05-31 半導体装置 Pending JPS59220966A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP58094859A JPS59220966A (ja) 1983-05-31 1983-05-31 半導体装置
DE19843419225 DE3419225A1 (de) 1983-05-31 1984-05-23 Gaas-halbleitervorrichtung
US06/883,011 US4695869A (en) 1983-05-31 1986-07-07 GAAS semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58094859A JPS59220966A (ja) 1983-05-31 1983-05-31 半導体装置

Publications (1)

Publication Number Publication Date
JPS59220966A true JPS59220966A (ja) 1984-12-12

Family

ID=14121754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58094859A Pending JPS59220966A (ja) 1983-05-31 1983-05-31 半導体装置

Country Status (3)

Country Link
US (1) US4695869A (ja)
JP (1) JPS59220966A (ja)
DE (1) DE3419225A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022551632A (ja) * 2019-10-11 2022-12-12 レイセオン カンパニー オーミック合金接触領域シーリング層

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577719B2 (ja) * 1984-07-06 1997-02-05 テキサス インスツルメンツ インコ−ポレイテツド 電界効果トランジスタのソース電極構造
US4847675A (en) * 1987-05-07 1989-07-11 The Aerospace Corporation Stable rare-earth alloy graded junction contact devices using III-V type substrates
US5075755A (en) * 1987-10-20 1991-12-24 Bell Communications Research, Inc. Epitaxial intermetallic contact for compound semiconductors
EP0460531A1 (de) * 1990-06-07 1991-12-11 Siemens Aktiengesellschaft Kontaktmetallisierung auf Halbleitermaterial
US5134719A (en) 1991-02-19 1992-07-28 Mankovitz Roy J Apparatus and methods for identifying broadcast audio program selections in an FM stereo broadcast system
JPH04348035A (ja) * 1991-05-24 1992-12-03 Nippon Steel Corp 配線形成方法
TW232079B (ja) * 1992-03-17 1994-10-11 Wisconsin Alumni Res Found
US6253069B1 (en) 1992-06-22 2001-06-26 Roy J. Mankovitz Methods and apparatus for providing information in response to telephonic requests
JPH0945890A (ja) * 1995-05-25 1997-02-14 Sharp Corp オーミック電極構造、半導体装置およびその製造方法
EP1091393B1 (en) * 1999-02-18 2008-04-09 The Furukawa Electric Co., Ltd. Electrode for semiconductor device and its manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS523383A (en) * 1975-06-24 1977-01-11 Nec Corp Manufacturing method of semiconductor device electrode
JPS57115864A (en) * 1981-01-12 1982-07-19 Toshiba Corp Compound semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53110460A (en) * 1977-03-09 1978-09-27 Toshiba Corp Electrode of compound semiconductor
JPS5580366A (en) * 1978-12-13 1980-06-17 Toshiba Corp Production of compound semiconductor element
JPS5728359A (en) * 1980-07-28 1982-02-16 Fujitsu Ltd Semiconductor device
JPS5840858A (ja) * 1981-09-04 1983-03-09 Nec Corp ＧａＡｓ上のオ−ミック性電極構造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS523383A (en) * 1975-06-24 1977-01-11 Nec Corp Manufacturing method of semiconductor device electrode
JPS57115864A (en) * 1981-01-12 1982-07-19 Toshiba Corp Compound semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022551632A (ja) * 2019-10-11 2022-12-12 レイセオン カンパニー オーミック合金接触領域シーリング層

Also Published As

Publication number Publication date
US4695869A (en) 1987-09-22
DE3419225A1 (de) 1984-12-06

Similar Documents

Publication Publication Date Title
US6555901B1 (en) Semiconductor device including eutectic bonding portion and method for manufacturing the same
JPS59220966A (ja) 半導体装置
US5705856A (en) Semiconductor device
TWI442515B (zh) Semiconductor device and manufacturing method thereof
JPS5816339B2 (ja) ハンドウタイソウチ
JPS5828858A (ja) 半導体装置の製造方法
CN110690119A (zh) 半导体装置及半导体装置的制造方法
JPS61102071A (ja) 半導体装置
JPS6290930A (ja) 化合物半導体素子の電極形成方法
JPH05299420A (ja) 半導体装置
JPH0682630B2 (ja) 半導体素子の多層電極の製造方法
JPS61251152A (ja) バンプ形成方法
JPH04206842A (ja) パッド形成方法
JPH03132036A (ja) 半導体装置の製造方法
JPH03295242A (ja) 半導体装置
JPH0461135A (ja) 半導体装置の製造方法
JPH0680845B2 (ja) ジョゼフソン素子の作成方法
JPS6281768A (ja) ＧａＡｓ半導体装置およびその製造方法
JPS61220462A (ja) 化合物半導体装置
JPH0287526A (ja) 半導体装置の製造方法
JPS58134428A (ja) 半導体装置の製造方法
JPH0131310B2 (ja)
JPH02189936A (ja) 半導体装置の製造方法
JPS60200570A (ja) 電子装置
JPH04335524A (ja) 半導体装置の製造方法