JPS59214328A - 高利得非線形しきい値入力ジヨセフソン接合論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 】）発明の背景 （１）発明の分野 本発明は、超伝導ジョセフソン接合論理回路に関するも
のであシ、さらに具体的にいえば高利得入力を有する新
規なジョセフソン接合論理回路に関する。

（２）先行技術の説明 先行技術にはＩＥＥＥの「ワシントンＤ、Ｃ。

における国際電子デバイス会議（１９７９年１２月う一
５日）」の１１８２〜１１８４頁に開示されたジョセフ
ソン接合論理回路がある。この論文に記載されたジョセ
フソン接合論理回路は、直接結合論理回路（ＤＣＬ）に
基づいている。この論文に記載された論理回路は線形し
きい値特性を示す。

先行技術にはまた。ＩＥＥＥの「トランザクション・オ
ン・マグネティックス（Ｔｒａｎｓａｃｔｉｏｎｏｎ　
Ｍａｇｎｅｔｉｃｓ）　Ｊ第１５巻、第６号＋　１１月
（，１９７９）の１８７６〜１８７つ頁がある。この先
行技術の回路はジョセフソン・アット−・ウェーハ・ス
イッチ（ＪＡＷＳ）と名付けられた。この論理回路は、
追加直流入力バイアスの付いた２人力論理ドライバを用
いている。この論文で第１図に示されて説明されている
論理回路もまた入力と出力とにおいて線形しきい値特性
を示しイいる。

上述の二つのジョセフソン接合論理回路は、ともに複雑
で、出力段における素子の利得および動作範囲を制限す
る線形しきい値特性を示す。

前述の関連の適用回路の利得特性をさらに改良して、そ
れらの回路を高性能データ処理の用途に論理モジュール
・ビルディング・ブロックとじて利用できるようにする
ことが望ましい。

２）発明の要約 本発明の土たる目的は、データ処理装置にビルディング
・ブロックとして用いる新規なジョセフソン接合論理回
路全提供することである。

本発明のもう一つの主な目的は、多重入力をもち、入力
論理回路のスイッチングの速さを犬にして、出力段の感
度七人きくし、利得を高めた新規なジョセフソン接合論
理回路を提供することである。

本発明のもう一つの主な目的は、非線形しきい値入力特
性を有し、入力から出力への利得を従来の論理回路よυ
太きくした新規なジョセフソン接合論理回路を提供する
ことである。

本発明のもう一つの目的は、非常に多くの入力段論理回
路をファン・イン回路として駆動できるように敏感な入
力段論理回路を有する新規なジョセフソン接合論理回路
を提供することである。

本発明のなおもう一つの目的は、入力信号の感度を調節
する制御された加減入力バイアスを有する新規なジョセ
フノン接合論理回路を提供することである。

本発明の一般的な目的は２アンド・ゲートまたはオア・
ゲートとして用い得る高利得非線形しきい値ジョセフソ
ン接合論理回路を提供することである。

本発明のこれらおよびその他の目的によれば。

一つの入力分岐と一つの出力分岐を有し、前記入力分岐
の入力接続点が複数の入力線と２利得を高める非線形し
きい値特性を入力接続点において与えるバイアス電流源
とｔ含む非線形しきい値入力論理回路によって駆動され
るジョセフソン接合回路が提供される。

３）好ましい実施例の説明 本願で用いる「ジョセフソン接合」という用語は、非常
に薄い酸化物障壁によって分離され温度１４　Ｋ近くで
働かされるすべての二つの超伝導電極を意味するものと
する。ジョセフソン接合は、臨界量の電流（工０）が流
れると、二つの電極の間に電圧を発生する。

本願で用いる「臨界電流Ｊ　（Ｉｏ）という用語は、ジ
ョセフソン接合が二つの電極の間に電圧を発生する前に
ジョセフソン接合に流れる電流の最大量を意味するもの
とする。

本願で用いる「しきい値」という用語は、入力電流対バ
イアス電流の線図における超伝導状態と高電圧状態との
間の境界を定める一点または一連の点を意味するものと
する。

さて、本発明の主要部全実現する簡易論理回路図を示す
第１図を参照する。ジョセフソン接合増幅回路１０は、
入力分岐１１と出力分岐］２を備えている。普通のジョ
セフソン接合交流電流源が電源抵抗１５（Ｒｂ）’に通
してソース・バイアス電流工Ｓを与える。ソース・バイ
アス電流■８の一部分は、入力分岐抵抗１１ｉ（Ｒ＋）
とジョセフソン接合素子１５（Ｊ３）とを通る。入力分
岐１１内の電流は、入力接続点１６およびシンク抵抗１
７（Ｒ８）ｉ通り、アースなどの普通の低基準電圧に接
続されている。抵抗１つを通って流れる電流の一部は、
出力分岐１２に入って２出力分岐抵抗１ｇ（Ｒ２）およ
び出力接続点１つを通り。

さらにジョセフソン接合素子２１（Ｊ２　）ｋ通って低
基準電圧のアースへ流れる。ジョセフソン接合増幅回路
１０は、ジョセフソン接合素子１５（Ｊ３　）ｋ高電圧
状態にスイッチする前にジョセフソン接合素子２１（Ｊ
２　）ｋスイッチして、入力分岐１１内の電流を出力分
岐１２へそらして。

出力接続点１つに流れる電流に負荷抵抗２２　（ＲＬ）
を通らせ負荷抵抗が出力線２３に出力信号を発生するＪ
：うに動作する。抵抗１３を通して供給されている電流
は、はじめは二つの分岐１１および１２を通シフそのあ
とでジョセフソン接合素子Ｊ２および、Ｔ３の逐次動作
によって出力負荷抵抗２２へそらされることが分るであ
ろう。

非線形しきい値入力論理回路手段は５人力抵抗２１１　
（Ｒｌｎ）’ｉ有するＡ入力およびＢ入力ならびに非線
形しきい値論理回路２５からなっている。

両回路は入力接続点１６で接続されている。この増幅回
路１０は、単一のジョセフソン接合素子で駆動して非線
形しきい値出力特性を作ってもよい。

本発明の目的は、非線形しきい値入力論理回路全追加し
て設けることによって増幅回路１０の利得を高めること
である。

次に、接続点１Ｇに接続される非線形しきい値入力論理
回路手段のさらに詳細な論理素子図を示す第２図全参照
する。入力ＡおよびＢには、入力線に入力抵抗２６およ
び２７がある。ジョセフソン接合増幅回路１０Ａは、前
に説明した増幅回路１０と同じであって、同一要素には
同じ呼称をつけである。干渉計２８もまた、入力接続点
１６に接続されている。干渉計２８の左分岐にある電流
工、は、インダクタンス２つとジョセフソン接合素子３
１（ＪｌＡ）とを通る。干渉計２８の右分岐にある電流
■Ｒは、インダクタンス３２とジョセフソン接合素子３
３　（Ｊ、Ｂ）ｉ通る。動作の好ましい実施モードでは
、入力Ａまたは入力Ｂからの入力電流は接続点１６を通
り５電流源ｖａｏ　から入力分岐１１に入るソース・バ
イアス電流Ｉ３に加わる。ジョセフソン接合素子Ｊ１Ａ
　の電流が臨界電流工０に達すると、その素子が高電圧
状態にスイッチして、干渉側２８の左分岐の電流■Ｌを
右分岐にそらして、ジョセフソン接合素子ＪＩＢにその
電圧状態にスイッチさせる。干渉計２ｇが高電圧状態に
スイッチすると、次にジョセフソン接合素子Ｊ２に高電
圧状態にスイッチさせて、前述のようにジョセフソン接
合素子Ｊ３に逐次に高電圧状態にスイッチする。直流バ
イアス電流源到がバイアス電流■。。全抵抗５５を介し
て干渉計２８の左分岐に与えると、そのバイアス電流工
ｄ。

によって入力Ａまたは入力Ｂの入力信号がずっと小さく
てもジョセフソン接合素子ＪＩＡが高電圧状態にスイッ
チされる。入力線Ａまたに入力線Ｂのどちらでも直流バ
イアスエ、。のあるときに干渉計２８に逐次スイッチン
グ動作を開始させるに十分な電流を供給できることが分
るであろう。ジョセフソン素子Ｊ３が高電圧状態にスイ
ッチしたあとで最終的に出力分岐１２に供給される電流
の量は、大きくならない。出力線２３に供給されている
同一信号が第２図に示した型の回路をもつと多数駆動で
きるので、第２図の回路のファンアウト能力が著しく高
められる。入力線ＡとＢの電流の立上り時間が従来型の
回路に必要であったほど犬きくなる必要がないので、第
２図に示した回路は、利得を大きくするだけでなく、ス
イッチング時間も早くする。

次に、もう一つのオア・ゲート入力回路駆動増幅器１０
Ｂ’ｉ示す第５図全参照する。非線形しきい値入力論理
回路手段は、入力接続点１６に接続された図示の諸要素
からなっている・前述の回路の残りの部分は第１図およ
び第２図に関して説明し／このと同じであシ、各要素は
、同じ番号が付いている。第５図の実施例において、入
力線Ａ訃よびＢは、それぞれ入力抵抗う６および３７を
つけられている。このエリ複雑な回路の動作のＩｌｌ序
をさらに明瞭に説明するために非線形しきい値入力論理
回路内のジョセフソン接合素子は、それらの動作の順序
の順番で、ＪＩＡ、ＪＩＢおよびＪｌｏと番号がついて
いる。これらのジョセフソン接合素子３１３９およびｌ
１１は、捷ずジョセフソン接合素子Ｊ２次いでジョセフ
ソン接合素子Ｊｓｋ電圧状態にスイッチするために、そ
れらの電圧状態にスイッチされる。入力Ｃで加えられる
直流バイアス３１Ｊの効果を説明する前に、まず、ジョ
セフソン接合素子３８．３９および１１１１．（動作さ
せるための順序論理を説明する。複数の入力のうちのど
れか１例えば、入力Ａまたは入力Ｂにジョセフソン接合
素子３８を電圧状態にスイッチするのに十分な電流が接
続点１１２にあると、ジョセフソン接合素子３Ｂだけが
電圧状態にスイッチする。今度は、接続点１１２で利用
できる電流を増すために入力Ａまたは入力Ｂのいずれか
に電流が追加されるとその追加分は抵抗１１３’に通し
てジョセフソン接合素子３つに供給される。ジョセフソ
ン接合素子３９（Ｊ、Ｂ）の臨界電流（Ｉｏ）に達する
と。

ジョセフソン接合素子う９は、その電圧状態にスイッチ
して、接続点１１２における電流の大部分を、今度は、
超伝導状態になっているジョセフソン接合素子ｕ　１（
Ｊ　Ｉｃ）に流れさせる。ジョセフソン接合素子Ｉｌｌ
の好ましい実施例の動作においては。

ジョセフソン接合素子Ｊ１ｃのスイッチングを生じさせ
るために追加の電流を外部電源から供給する必要はない
。ジョセフソン接合素子Ｊ１ｏ　が電圧状態にスイッチ
したあとで、その素子は、ジョセフソン接合素子Ｊ２お
よびＪ３に前に説明したように順次に電圧状態にスイッ
チさせる。直流バイア７電流１ｄｃ　は、抵抗３５を経
て接続点＋１５に加えられる。初めに、この接続点４５
は、ジョセフソン接合素子ＪＩＢ　　が超伝導状態にあ
るので。

実際には、アース状態になっている。従って、＠流バイ
アス電流源う４によって供給される電流を阻止するため
に、阻止抵抗１１６が、抵抗１１５、ｌＩＩ＋およびｌ
１６からなる抵抗回路網の中に設けられる。

この実施例においては、バイアス電流工□。は。

ジョセフソン接合素子うつに影響を与えるだけでアリ、
一旦ジョセフノン接合素子うつが電圧状態にスイッチす
ると、バイアス電流Ｉ　ａ　ｏＦｓ、’−前に説明した
ようにジョセフソン接合素子ヰ１のスイッチング時間と
動作を高めるのに利用できる。第う図に示した好ましい
実施例の回路では、抵抗４うは抵抗１ｌＩｌの２倍に作
られ、抵抗ｕｑは、抵抗粍の２倍に作られる。入力抵抗
３６と５７はともに、抵抗ｇ　３よりずっと大きく作ら
れる。第２図に関連したのと同じ望ましい動作特性は、
第う図に示したオア・ゲート論理回路によって達成され
る。

すなわち１回路１０Ｂの入力ＡとＢの感度および動作速
度は、従来技術の増幅回路を上まわる改良である。

次に、前述の第う図の回路の変更形を示す第）↓図ケ参
照する。増幅回路１０ｃは増幅回路１０Ａ。

１、ＯＢに関して前述したのと同様に動作し２部品は、
同じ番号がついている。この新規な非線形しきい値入力
論理回路手段は、同じジョセフソン接合素子Ｊ　　　　
Ｊ　　およびＪｌｃ　ばそれぞれ３８゜１Ａ、ＩＢ ３つおよび４１と番号をつけられており、アンド・ゲー
トの構成に配置されている。直流バイアス電流源つＩｌ
は抵抗１↓７を経て接続点１１２に加えられ、接続点■
２′における電流は直接にジョセフソン接合素子’５８
に通してアースへ接続されている。電流１ｄｃは、ジョ
セフソン接合素子３８を高電圧状態にスイッチするには
不十分である。電流が入力Ａに印加されると、その電流
は、接続点ｕ　２’に供給されている電流に追加され、
その電流はジョセフソン接合素子う８を高電圧状態にス
イッチするのに十分なように設計される。今、接続点１
１２で利用できる電流は、抵抗１１３と１１４’ｉそれ
らの大きさの割合に従って通る。抵抗ヰ４は、抵抗４５
の半分の大きさなので、接続点１４２′の電流の％だけ
がジョセフソン素子３つへ流れる。論理回路は。

ジョセフソン接合素子うつ内の電流が入力Ｂに電流を供
給するまでその素子を高電圧状態にスイッチするのに不
十分なように設計されている。入力Ａおよび入力Ｂの両
方がアクティブなとき、ジョセフソン接合素子ろ９が電
圧状態にスイッチされ５直流バイアス電流源３１１およ
び入力ＡとＢにおいて利用できる電流のすべてが今度は
入力接続点１６にそらされる。これらの電流は、前述の
ようにジョセフソン接合素子Ｊ２とＪｓｆｆ：高電圧状
態にスイッチさせるジョセフソン接合素子１１１（！：
高電圧状態にスイッチするのに十分である。第４図に示
したアンド・ゲートの実施例では、利得、感度および動
作の速度も高められていることが理解されるであろう。

入力の数は１図示の二つの入力に限られないし、第２図
および第５図に関して説明したう以上の複数の入力をも
っていてもよいオア・ゲートも入力の数を制限されなか
った。追加のアンド・ゲート入力は、複数の入力の中の
入力Ｂに供給されている電流の量全分割することによっ
て実状されることが好ましい。入力Ｂの代りに複数の電
流入力をもつことは２人力Ａにおける信号がジョセフソ
ン接合素子３８を高電圧状態にスイッチするに十分な値
に達すると本新規な回路をレディ状態にすることが分る
であろう。

次に、第２図に示した入力論理回路の非線形しきい値特
性を示す線図を示す第５図を参照する。

しきい値特性曲線１１８．４８′は、二つの曲線ｕｇ。

ｌ１８′の内側のゼロ電圧領域４９と曲線１ｌＦ３．ｕ
８’の外側の高電圧状態領域５１とを定める。第２図の
回路がインアクティブであって、入力のどれにも電流が
加えられていないとき、入力回路の入力接続点１６の動
作点は原点、すなわちゼロ点にあると仮定する。ソース
・バイアス電流Ｉｓｋソース抵抗１′５に与えると、動
作点５うは、加えられた電流工、の大きさによって新し
い動作点５０へ移される。この回路へ加えられるべき次
の電流は、入力回路の動作点を点５１Ｉから点５５へ移
す直流バイアス電流Ｉｄｏである。この回路は、今度は
、入力Ａまたは入力Ｂのどちらかに加えられる少量の電
流工　または■８が動作点５５をゼロ電圧領域１１９か
ら高電圧状態領域５１の中の点５６へ移すのに十分なよ
うに設定される。この回路の動作を簡単に説明したが、
ソース・バイアス電流■８を加える前に直流バイアス電
流工。。を加えても点５５に達し得ることが分るであろ
う。第２図の動作の好ましい実施態様においては、動作
点５５はつねにゼロ電圧領域１１９の内部に保たれ、入
力Ａまたは入力Ｂのどちらかに電流を加えると動作点が
電圧状態領域５１にある点５６へ移る。

次に、第う図および第４図に示した入力回路に対する非
線形しきい値特性を示す線図である第６図を参照する。

第６図に示した入力回路に対する合成しきい値特性は、
ジョセフソン接合素子Ｊ１Ａ。

Ｊ　Ｉ’Ｂ　　オよびＪｒｃの個別しきい値特性をそれ
ぞれ表すしきい値曲線５７．５８および５つの各部分か
らなっており、横軸は入力Ｃがら加えられる電流工。で
ある。入力回路の合成特性に対するゼロ電圧状態は、領
域６１としてしきい値特性５７．５８および５つの左に
示されている。高電圧状態は、領域６２としてしきい値
特性５７．５８および５９の右に示されている。第う図
および第４図の両方に示された好捷しい実施例の回路は
、直流バイアス電流をジョセフソン接合素子ＪＩＢに加
えており、このバイアス電流を変えることに裏ってしき
い値特性が移動する性質があり１例えばしきい値特性曲
線５８は、バイアス電流が減少すると。

しきい値特性曲線５８に平行な仮想線５８′で示されて
いるように、右へ移動される。直流バイアス電流は、し
きい値特性曲線５ｇを右へ移すために減らされてもよい
し、しきい値特性曲線を感度の大きい左へ移すために大
きくしてもよいことが分るであろう。

第５図および第６図は、既述の入力回路の電圧状態（高
インピーダンス状態）が小さな入力電流で達せられるこ
とを示している。

好ましい実施例の非線形しきい値入力論理回路がそれを
接続したジョセフソン接合増幅回路の利得、感度および
動作速度を高めるものであることを説明したので、今捷
でより多数の新規な論理回路を駆動してファン・アウト
能力を大きくするのに効果がある新規な回路の入力ファ
ン・インに十分な利得を追加していることが分るであろ
う。

動作の好ましい態様および多重人力オア回路および多重
入力アンド回路の両方を生み出すように変更する方法を
説明したので、新規な非線形しきい値入力論理回路を用
いる他の論理回路を入力ＡやＢ７とに既知の回路変更を
用いることによって作ることができる。

【図面の簡単な説明】

第１図は２ジョセフソン接合増幅回路の入力接続点に結
合された複数の論理入力および非線形しきい値回路を示
す簡易化論理回路図。 第２図は、ジョセフソン接合増幅回路の入力接続点に接
続された非線形しきい値回路を直流バイアス回路の第１
の好まして実施例を示したもので。 第１図と同様のより詳細な論理オア回路。 第う図は、ジョセフソン接合増幅回路の人力接続点に接
続された非線形しきい値回路を直流バイアス回路とを有
する第２の好せしい実施例を示したもので第１図と同様
のより詳細な論理オア回路。 第４図は、アンドゲート論理機能を得るための変更入力
回路構成ヶ示したもので第１図と同様のより詳細な論理
回路、 第５図は、ジョセフソン接合増幅回路の人力接続点でと
った入力論理回路の非線形しきい値特性を例示する線図
、 第６図は、第う図および第）１図に示された入力論理回
路のジョセフソン接合増幅回路の人力接続点でとった非
線形しきい値特性を例示したもので第５図に類似した線
図である。 １１．１２−一出力分岐、１６−−人力接続点。 ２５−一非線形しきい値入力論理回路、２８−一干渉計
。 ３キー−直流バイアス電流源、３５，３６．ろ７一−人
力抵抗。

Claims (1)

1. 【特許請求の範囲】 Ｌ　電流供給源（■う。） 低基準電圧（アース） 前記電流供給源と前記低基準電圧との間に直列に接続さ
   れ、出力分岐抵抗（Ｒ２）とジョセフソン接合素子（Ｊ
   ２　）ｉ含む出力分岐（１２）。 前記電流供給源と前記低基準電圧との間に直列に接続さ
   れ、入力分岐抵抗（Ｒ１）、第２のジョセフソン接合素
   子（Ｊａ　　）及びシンク抵抗（Ｒ８）ｋ直列に含む入
   力分岐（１１）、前記第２のジョセフソン接合素子と前
   記シンク抵抗との間の入力接続点（１６）。 前記入力分岐の前記入力接続点に接続され。 複数の入力ゲート回路（１，Ｂ、　Ｃ’）’ｉ含む非線
   形しきい値入力論理回路手段（２５または２８）、及び バイアス電流を前記入力接続点に加えるバイアス手段（
   ３，１１）、 全備え、 前記非線形しきい値入力論理回路手段（２５または２８
   ）は、前記入力接続点（１６）及び前記バイアス手段１
   ｌｌ）に接続されて非線形入力しきい値特性を与えるこ
   とを特徴とする、高利得非線形しきい値入力論理回路。 ２、　前記非線形しきい値入力論理回路手段が前記低基
   準電圧と前記入力接続点との間に接続された干渉計（２
   １に備えている特許請求の範囲第１項記載の高利得非線
   形しきい値入力論理回路。 ５、　前記干渉計（２８）が複数の分岐を含み。 前記バイアス手段１ｌｌ）が前記干渉計（２８）の一つ
   の分岐に接続されている特許請求の範囲第２項記載の高
   利得非線形しきい値入力論理回路。 ４、　前記複数の入力ゲート回路（Ａ、Ｂ、Ｃ）がオア
   ・ゲート論理回路（第２図等）の各入力を含む特許請求
   の範囲第５項記載の高利得非線形しきい値入力論理回路
   。 ５　前記非線形しきい値入力論理回路手段（２５）が前
   記低基電圧と前記人力接続点との間に接続された抵抗回
   路網（４う、　　１１１１．　１１６）を含む特許請求
   の範囲第１項記載の高利得非線形しきい値入力論理回路
   。 ６　前記抵抗回路網がさらに、前記複数の前記入力ゲー
   ト回路の各々と前記入力接続点との間に接続された入力
   抵抗（３５，３１３７）と、前記入力ゲート回路と前記
   低基準電圧との間に接続されたジョセフソン接合素子（
   Ｊ＋　）とを含む特許請求の範囲第５項記載の高利得非
   線形しきい値入力論理回路。 Ｌ　前記入力ゲート回路の前記ソース抵抗の分路を形成
   するブリッジ抵抗（ｔＢ）’１さらに含む特許請求の範
   囲第６項記載の高利得非線形しきい値入力論理回路。 ８　前記複数の人力ゲート回路がアンド・ゲートの各入
   力を含む（第４図）特許請求の範囲第７項記載の高利得
   非線形しきい値入力論理回路。 ９　前記複数の人力ゲーＶが非線形しきい値特性を有す
   る第うのジョセフソン接合素子（Ｊ、ｏ）を逐次にスイ
   ッチするように構成された１対のジョセフソン接合素子
   （、丁、Ａ、Ｊ、Ｂ）に接続されている特許請求の範囲
   第５項記載の高利得非線形しきい値入力論理回路。