JPS5920871A - 集積回路試験装置 - Google Patents
集積回路試験装置Info
- Publication number
- JPS5920871A JPS5920871A JP57131488A JP13148882A JPS5920871A JP S5920871 A JPS5920871 A JP S5920871A JP 57131488 A JP57131488 A JP 57131488A JP 13148882 A JP13148882 A JP 13148882A JP S5920871 A JPS5920871 A JP S5920871A
- Authority
- JP
- Japan
- Prior art keywords
- section
- test
- data
- pin electronics
- pattern buffer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は集積回路試験装置に関するものである。
一般に錦秋回路の！ＩＩ１．＋作試験ｄ、被試験物の入
力端子に所定のテ〜り列を入力して、その結果が出力端
子において期待データと一致するか否かを判別する方法
によって行なわれる。
力端子に所定のテ〜り列を入力して、その結果が出力端
子において期待データと一致するか否かを判別する方法
によって行なわれる。
こうした方法は、集積回路内部の回路構成が単純で、小
規模である内は判別に要する期待データ格納用バタン、
バッファの容量に制限を受けること力く行なわれて、問
題はなかった。しかし乍も集積回路内部の回路構成が複
雑かつ多様化するにつれ、判別に要する期待データ列も
長大化して、大容量のバタン・バッファが要求されるよ
うになると、その具現と維持に困難を来しそれを解決す
る新しい手段が望まれていた。
規模である内は判別に要する期待データ格納用バタン、
バッファの容量に制限を受けること力く行なわれて、問
題はなかった。しかし乍も集積回路内部の回路構成が複
雑かつ多様化するにつれ、判別に要する期待データ列も
長大化して、大容量のバタン・バッファが要求されるよ
うになると、その具現と維持に困難を来しそれを解決す
る新しい手段が望まれていた。
本発明は、記憶装置、周辺装置、通信回線の情報伝達系
で広く用いられている巡回符号発生器を具備せしめるも
のであり、被試験物の出力データ列を圧縮、符号化する
ことで、小容量のバタン・バッファでも被試験物を良否
判定できる集積回路試験装置が期待できる。
で広く用いられている巡回符号発生器を具備せしめるも
のであり、被試験物の出力データ列を圧縮、符号化する
ことで、小容量のバタン・バッファでも被試験物を良否
判定できる集積回路試験装置が期待できる。
以下に本発明の実施例を従来方法と対比しながら図面を
参照して説明する。
参照して説明する。
第１図は従来方法による集積回路試験装置の１婁施例を
示す原理図で以下がその動作例でおる。
示す原理図で以下がその動作例でおる。
岡、説明の便宜上、被試験物にシーケンシャルデータを
入力してその出力データの良否を判別する場合を例に説
明する。即ち、読み出し専用メモ＋） （ＲＯＭ ’）
Ｉｆ）コード・チェックで行なわれている様に、読み出
し開始アトｌ／スを設定した後、坪純にＮ回分アドレス
・インクリメントして、出力データをイ０る場合がこれ
に類する。
入力してその出力データの良否を判別する場合を例に説
明する。即ち、読み出し専用メモ＋） （ＲＯＭ ’）
Ｉｆ）コード・チェックで行なわれている様に、読み出
し開始アトｌ／スを設定した後、坪純にＮ回分アドレス
・インクリメントして、出力データをイ０る場合がこれ
に類する。
中火制御部】は試験に要する争件を所定のプログラム・
シーケンスに従って、各ハードウェアのレジスタに転送
したわ、それ等の内容を読み取って判別、分岐動作可能
なマイクロコンピュータ又はミニコンピユータからなっ
ている。
シーケンスに従って、各ハードウェアのレジスタに転送
したわ、それ等の内容を読み取って判別、分岐動作可能
なマイクロコンピュータ又はミニコンピユータからなっ
ている。
タイミング発生部２ては試験周波舷を始めとする諸タイ
ミングを発生して、バタン発生部３を起動し読み出し開
始アドレスとそれをインクリメントする様なデータをア
ドレス情報として、ピンエレクトロニクス部５を経由し
て被試験物６に試験の為の諸系性を印加する。尚然のこ
と乍ら、その時原波試験物６には禎試験物用翫源４から
電源電圧が印加されていなくてはならない。こうして被
試験物６に該アドレス情報が印加されると、それに対応
しプこ出力データがピンエレクトロニクス部５に取り込
オれてバタン発生部３で発生される期待データと比較判
別されてその結果を該中央制御部１に送υ込んで良否判
別の試験を行なっている。
ミングを発生して、バタン発生部３を起動し読み出し開
始アドレスとそれをインクリメントする様なデータをア
ドレス情報として、ピンエレクトロニクス部５を経由し
て被試験物６に試験の為の諸系性を印加する。尚然のこ
と乍ら、その時原波試験物６には禎試験物用翫源４から
電源電圧が印加されていなくてはならない。こうして被
試験物６に該アドレス情報が印加されると、それに対応
しプこ出力データがピンエレクトロニクス部５に取り込
オれてバタン発生部３で発生される期待データと比較判
別されてその結果を該中央制御部１に送υ込んで良否判
別の試験を行なっている。
この方法によれば被試験物６、即ちＲＯＭの客月が大き
くなるとそれと回容景が千！１以上のバタンパラツブの
客月が必要とされて種々の問題を引き起こしていた。
くなるとそれと回容景が千！１以上のバタンパラツブの
客月が必要とされて種々の問題を引き起こしていた。
即ちバタン・バッファへの入力媒体の選択、バタン・バ
ッファを制御する為のタイミングや消！？電力、そし°
Ｃ物量増大に伴なう費用やスペースの増大等がそれであ
る１゜ 第２図は本発明による集積回路ＶＳ、、験装置トｖの一
実施例を示す原理図で該被試験物６に（７ｆｆ来方法と
同様の試験Φ件が印加されて、それに対応しだ出力デー
タが得られると、ピンエレクトロニクス５′はそのデー
タをレベル比較して、その結果を巡回７・Ｔ号発生部７
に送り込んで所足の方法で圧縮打力化しその符号とバタ
ン発生部３で発生される比較的短い期待データとを比較
判別する方法を採っている。
ッファを制御する為のタイミングや消！？電力、そし°
Ｃ物量増大に伴なう費用やスペースの増大等がそれであ
る１゜ 第２図は本発明による集積回路ＶＳ、、験装置トｖの一
実施例を示す原理図で該被試験物６に（７ｆｆ来方法と
同様の試験Φ件が印加されて、それに対応しだ出力デー
タが得られると、ピンエレクトロニクス５′はそのデー
タをレベル比較して、その結果を巡回７・Ｔ号発生部７
に送り込んで所足の方法で圧縮打力化しその符号とバタ
ン発生部３で発生される比較的短い期待データとを比較
判別する方法を採っている。
この方法によれば、小容加のバタン・バッファを用いて
長大なデータ列を出力する該被試験物を容易に試験でき
ることは明白である。
長大なデータ列を出力する該被試験物を容易に試験でき
ることは明白である。
冑、巡回行列は情報伝達系で広く知られておシ、ｍピン
トの情報に対する符号多項式Ｆ （ｘ八を１１１次の生
成多項式〇 （ｘ）で除し、余シＲ（Ｘ）を付加しで込
（ＦＫ Ｌ、受信側でＦ （Ｘ）とＲ（Ｘ）を受は取り
、Ｇ（ｘ）テ除した余りとＲ（Ｘ）とを比較して受信デ
ータが正しいか否かを判別する方法で、生成多項式は、
ノ・−ド的にシフト・レジスフ回路と４シ１曲的論理１
１１回路の組み合わせにより比１瞑的容易かつ安価に実
現ｏＪ能である。
トの情報に対する符号多項式Ｆ （ｘ八を１１１次の生
成多項式〇 （ｘ）で除し、余シＲ（Ｘ）を付加しで込
（ＦＫ Ｌ、受信側でＦ （Ｘ）とＲ（Ｘ）を受は取り
、Ｇ（ｘ）テ除した余りとＲ（Ｘ）とを比較して受信デ
ータが正しいか否かを判別する方法で、生成多項式は、
ノ・−ド的にシフト・レジスフ回路と４シ１曲的論理１
１１回路の組み合わせにより比１瞑的容易かつ安価に実
現ｏＪ能である。
第１図は従来方法による集積回路試験装置の１実施例を
示し、第２図は本発明による集積回路試験装置の１実施
列を示す原理図である１。 以下に各部の名称について訝，明する１。 １・・・・・・中央制御部、２・・・・・・タイミング
発生部、３・・・・・・バタン発生部、４・・・・・・
彼試験物用′帛７源、５。 ５′・・・・・・ピンエレクトロニクス部、６・・・・
・・被試験物、７・・・・・・巡回符号発生部。
示し、第２図は本発明による集積回路試験装置の１実施
列を示す原理図である１。 以下に各部の名称について訝，明する１。 １・・・・・・中央制御部、２・・・・・・タイミング
発生部、３・・・・・・バタン発生部、４・・・・・・
彼試験物用′帛７源、５。 ５′・・・・・・ピンエレクトロニクス部、６・・・・
・・被試験物、７・・・・・・巡回符号発生部。
Claims (1)
- 被試験集積回路から出力されるデータのビット列を所定
の方法で圧縮符号化し得る巡回符号発生部を有し、それ
によって得られる符号と所定の期待データとを比較照合
し、その良否を判別できる機能を具備した集積回路試験
装置、。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57131488A JPS5920871A (ja) | 1982-07-28 | 1982-07-28 | 集積回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57131488A JPS5920871A (ja) | 1982-07-28 | 1982-07-28 | 集積回路試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5920871A true JPS5920871A (ja) | 1984-02-02 |
Family
ID=15059159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57131488A Pending JPS5920871A (ja) | 1982-07-28 | 1982-07-28 | 集積回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5920871A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439211A (en) * | 1987-07-31 | 1989-02-09 | Honda Motor Co Ltd | Separator mechanism for bus bar |
| JPH06186299A (ja) * | 1992-08-27 | 1994-07-08 | American Teleph & Telegr Co <Att> | 回路の遅延障害検知方法とその装置 |
-
1982
- 1982-07-28 JP JP57131488A patent/JPS5920871A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6439211A (en) * | 1987-07-31 | 1989-02-09 | Honda Motor Co Ltd | Separator mechanism for bus bar |
| JPH06186299A (ja) * | 1992-08-27 | 1994-07-08 | American Teleph & Telegr Co <Att> | 回路の遅延障害検知方法とその装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3216449B2 (ja) | 半導体メモリの故障自己診断装置 | |
| US5051997A (en) | Semiconductor integrated circuit with self-test function | |
| US5170398A (en) | Pattern generating apparatus for memory having a logical operation function | |
| JPS5873100A (ja) | Ｌｓｉとメモリデバイスの検査方法及び装置 | |
| US4682330A (en) | Hierarchical test system architecture | |
| JPH08313591A (ja) | フェイルメモリ装置 | |
| JPH10307173A (ja) | 電子回路あるいはボード用テスタ及び電子デバイスの試験方法 | |
| US5001418A (en) | Method for compressing data-vectors for a circuit board testing machine | |
| EP1089293A1 (en) | Memory test method and nonvolatile memory with low error masking probability | |
| JPS5920871A (ja) | 集積回路試験装置 | |
| JP4435915B2 (ja) | パターン発生方法・パターン発生器・メモリ試験装置 | |
| ATE107447T1 (de) | Verfahren zur messung der bitfehlerrate bei der übertragung von digitalen informationen. | |
| KR900005474A (ko) | 개량된 검사 회로 | |
| JPS6010187A (ja) | 集積回路試験装置 | |
| JPS59122972A (ja) | 論理回路試験装置 | |
| SU798841A1 (ru) | Устройство дл автоматическогоКОНТРОл бОльшиХ иНТЕгРАльНыХ CXEM | |
| JP2570885B2 (ja) | 半導体集積回路装置の試験装置 | |
| SU1644233A1 (ru) | Оперативное запоминающее устройство с коррекцией ошибок | |
| JPH04110679A (ja) | 半導体試験装置 | |
| SU918904A1 (ru) | Устройство дл контрол больших интегральных схем (БИС) | |
| JP2933028B2 (ja) | 半導体集積回路検査装置 | |
| US6321291B1 (en) | Method of measuring the speed of a memory unit in an integrated circuit | |
| SU633020A1 (ru) | Устройство дл контрол двух параллельно работающих счетчиков | |
| SU551573A1 (ru) | Устройство дл испытани логических блоков | |
| CS259454B1 (cs) | Zapojení pro sórioparalelnf generování a vyhodnocovánítestů logických obvodů |