JPS59195803A - サ−ミスタの製造方法 - Google Patents
サ−ミスタの製造方法Info
- Publication number
- JPS59195803A JPS59195803A JP6973683A JP6973683A JPS59195803A JP S59195803 A JPS59195803 A JP S59195803A JP 6973683 A JP6973683 A JP 6973683A JP 6973683 A JP6973683 A JP 6973683A JP S59195803 A JPS59195803 A JP S59195803A
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- substrate
- layer
- thermistor element
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はサーミスタの製造方法に関する。
温度検出器において検出素子として用いられるサーミス
タ素子片は、高速応答性の要求のため、極めて小さい、
例えば幅０．２ ｇ、長さ０．８諺、厚み０．０１５ｍ
ｍ程度のものを使用する。そしてサーミスタ素子片は一
般にもろく、その取扱性はそれ程優れたものではなく、
検出器としてのサーミスタを組立て製造する際に破損等
の事故を生じる虞れがある。
タ素子片は、高速応答性の要求のため、極めて小さい、
例えば幅０．２ ｇ、長さ０．８諺、厚み０．０１５ｍ
ｍ程度のものを使用する。そしてサーミスタ素子片は一
般にもろく、その取扱性はそれ程優れたものではなく、
検出器としてのサーミスタを組立て製造する際に破損等
の事故を生じる虞れがある。
本発明は前記諸点に鑑みなされたものであり、その目的
とするところは、サーミスタ素子片の取扱性を向上し得
、破損等の事故を低減し得る上に、均一な特性を有する
サーミスタや製造方法を提供することにある。
とするところは、サーミスタ素子片の取扱性を向上し得
、破損等の事故を低減し得る上に、均一な特性を有する
サーミスタや製造方法を提供することにある。
次に本発明による好ましい実施例を図面に基づいて説明
する。
する。
まず第１図に示すよう々電気的に絶縁な基板１を用意す
る。基板１としては、Ｃ０ＲＮＩＮＧ ＧＬＡｓｓＷＯ
ＲＫＳ社製のマコール等のセラミックを用いることがで
き、その板厚ｔは２ｕ程度のものでよい。
る。基板１としては、Ｃ０ＲＮＩＮＧ ＧＬＡｓｓＷＯ
ＲＫＳ社製のマコール等のセラミックを用いることがで
き、その板厚ｔは２ｕ程度のものでよい。
次に基板１に多数の貫通孔２を規則的に穿設し、貫通孔
２の夫々にＡｕ、 Ａｇ−Ｐｄ又はｐｔ等の導電性ペー
ストを注入充填し、更に、第２図に示すように、導電性
ペーストが充填された孔２を有する基板１の一方の面３
に、サーミスタペーストを孔２の列に沿って印刷、塗布
し、その後孔２の導電性ペースト及び面３のサーミスタ
ペーストを焼成して固化し、夫々導電体４及びサーミス
タ素子層５を各孔２内及び基台１の一方の面３に形成す
る。
２の夫々にＡｕ、 Ａｇ−Ｐｄ又はｐｔ等の導電性ペー
ストを注入充填し、更に、第２図に示すように、導電性
ペーストが充填された孔２を有する基板１の一方の面３
に、サーミスタペーストを孔２の列に沿って印刷、塗布
し、その後孔２の導電性ペースト及び面３のサーミスタ
ペーストを焼成して固化し、夫々導電体４及びサーミス
タ素子層５を各孔２内及び基台１の一方の面３に形成す
る。
サーミスタペーストの印刷塗布は、所望の電気抵抗値が
得られる幅で、かつ対応する孔列の各導電体４と電気的
な接続が生じるよシに行い、場合によっては面３全体に
行ってもよい。導電体４及び眉５の形成後、第３図に示
すように、層５を覆って面３全体に、ガラスペーストを
印刷塗布し、焼成によりガラス製の保獲層６を形成する
。ガラスペーストに混入する粉末ガラスとしては、例え
ばの固化後、第４図に示すような２個の導電体４を含ん
だサーミスタ素子片７を多数得るべく、第３図に示す層
５、導電体４及び層６が形成された基板１釜グイシング
ツ−にょシ位置ａ１〜ａｌｌ及びす、−ｂ３で切断する
。次に、第５図に示すように、ステンレス鋼等の金属製
の円筒状ケース８内に形成されいｐｔ等の金属製のリー
ド線９及び１゜が埋め込まれたガラス製の基台１１を用
意する。
得られる幅で、かつ対応する孔列の各導電体４と電気的
な接続が生じるよシに行い、場合によっては面３全体に
行ってもよい。導電体４及び眉５の形成後、第３図に示
すように、層５を覆って面３全体に、ガラスペーストを
印刷塗布し、焼成によりガラス製の保獲層６を形成する
。ガラスペーストに混入する粉末ガラスとしては、例え
ばの固化後、第４図に示すような２個の導電体４を含ん
だサーミスタ素子片７を多数得るべく、第３図に示す層
５、導電体４及び層６が形成された基板１釜グイシング
ツ−にょシ位置ａ１〜ａｌｌ及びす、−ｂ３で切断する
。次に、第５図に示すように、ステンレス鋼等の金属製
の円筒状ケース８内に形成されいｐｔ等の金属製のリー
ド線９及び１゜が埋め込まれたガラス製の基台１１を用
意する。
基台１１のガラス材としては、例えば軟化点６５０℃、
作業点１０１５℃を有する旭、研子、■製のＡＳＦ２０
１を用いることができる。用意した基台１１の一方の面
１２で露出するリード線９及び１０の端面１３及び１４
にＡｕ、 Ａｇ−Ｐｄ又はｐｔ等の導電性ペーストを印
刷塗布し、この導電性ペーストが塗布された端面１３及
び１４に素子片７の導電体４の一端面が夫々位置するよ
うに素子片７を基台１１の一方の面１２に載置し、その
後端面１３及び１４に塗布され声導電性ペーストを焼成
固化して導電体４の夫々とリード線９及び１０とを電気
的に接続する。次に素子片７において層５の露出面１５
及び１６側にガラスペーストを塗布してこれの焼成固化
によシ面１５及び１６を被覆する被覆部１７を形成する
。素子片７の周シに形成された被盈部１７に用いるガラ
スペーストとべ しては、例えば層６の形成に使用したガラス、例えばＧ
Ａ−１又は軟化点４９０℃、作業点５６０℃を有する日
本電気料す■製のＧＡ−８等のガラスの粉末体からなる
ものを用いることができる。
作業点１０１５℃を有する旭、研子、■製のＡＳＦ２０
１を用いることができる。用意した基台１１の一方の面
１２で露出するリード線９及び１０の端面１３及び１４
にＡｕ、 Ａｇ−Ｐｄ又はｐｔ等の導電性ペーストを印
刷塗布し、この導電性ペーストが塗布された端面１３及
び１４に素子片７の導電体４の一端面が夫々位置するよ
うに素子片７を基台１１の一方の面１２に載置し、その
後端面１３及び１４に塗布され声導電性ペーストを焼成
固化して導電体４の夫々とリード線９及び１０とを電気
的に接続する。次に素子片７において層５の露出面１５
及び１６側にガラスペーストを塗布してこれの焼成固化
によシ面１５及び１６を被覆する被覆部１７を形成する
。素子片７の周シに形成された被盈部１７に用いるガラ
スペーストとべ しては、例えば層６の形成に使用したガラス、例えばＧ
Ａ−１又は軟化点４９０℃、作業点５６０℃を有する日
本電気料す■製のＧＡ−８等のガラスの粉末体からなる
ものを用いることができる。
尚、被覆部１７の形成において、素子片７と基台１１と
の間に生じる間隙１８をもこの被覆部１７で埋めるよう
にするとよい。
の間に生じる間隙１８をもこの被覆部１７で埋めるよう
にするとよい。
このようにしてサニミスタ３０を製造すると、サーミス
タ素子片７が層６及び基板１によシ保獲されているため
、製造において極めて取扱い易くなり、層５の破断等の
事故をなくし得る。加えて、素子片７を一度に同時に多
数個製造し得るため、均一な特性のサーミスタ３０を提
供し得る。
タ素子片７が層６及び基板１によシ保獲されているため
、製造において極めて取扱い易くなり、層５の破断等の
事故をなくし得る。加えて、素子片７を一度に同時に多
数個製造し得るため、均一な特性のサーミスタ３０を提
供し得る。
ところで前記実施例では、平坦な面１′−を有する基台
１１を用意して、この基台１１の面１２に素子片７を載
置したが、本発明はこれに限定されず、例えば第６図に
示すように、面１２に凹所４１′″〜を有する基台１１
を用意し、素子片７を凹所４１内に挿入し、凹所４１内
で露出するリード線９及び１０の端面１３及び１４と導
電体４とを夫々前記と同様に導電性ペーストの焼成同化
によシミ気的に接続し、その後基台１１のＴ方の面１２
に、被覆部１７の形成と同様の方法を用いて、被覆部４
２を形成してサーミスタ４３を製造するようにしてもよ
い。
１１を用意して、この基台１１の面１２に素子片７を載
置したが、本発明はこれに限定されず、例えば第６図に
示すように、面１２に凹所４１′″〜を有する基台１１
を用意し、素子片７を凹所４１内に挿入し、凹所４１内
で露出するリード線９及び１０の端面１３及び１４と導
電体４とを夫々前記と同様に導電性ペーストの焼成同化
によシミ気的に接続し、その後基台１１のＴ方の面１２
に、被覆部１７の形成と同様の方法を用いて、被覆部４
２を形成してサーミスタ４３を製造するようにしてもよ
い。
加えて、前記実施例では、導電体４を２個含んだ素子片
７でもってサーミスタを製造したが、これに代えて、３
個又はそぐ以上の導電体４を含んだ素子片７でもってサ
ーミスタを製造してもよい。
７でもってサーミスタを製造したが、これに代えて、３
個又はそぐ以上の導電体４を含んだ素子片７でもってサ
ーミスタを製造してもよい。
すなわち、必要な温度検出特性が得られるように第３図
に示す切断位置を任意に変化してもよい。
に示す切断位置を任意に変化してもよい。
前記の如く、本発明によれば、基板にサーミスタ層を形
成し、このサーミスタ層を覆って基板に保護層を形成し
、その後この基板を切断してサーミスタ素子片を得るた
め、サーミスタ素子片の取扱いが極めて容易となシ、サ
ーミスタ素子片の破損等を極力少なくし得、加えて、切
断によシ同時に多数のほぼ同一のサーミスタ素子片を得
ることができるため、特性の均一なサーミスタを安価、
容易に製造することができる。
成し、このサーミスタ層を覆って基板に保護層を形成し
、その後この基板を切断してサーミスタ素子片を得るた
め、サーミスタ素子片の取扱いが極めて容易となシ、サ
ーミスタ素子片の破損等を極力少なくし得、加えて、切
断によシ同時に多数のほぼ同一のサーミスタ素子片を得
ることができるため、特性の均一なサーミスタを安価、
容易に製造することができる。
第１図から第５図は本発明による好ましい一実施例の説
明図、第６図は他の好ましい実施例の説明図である。 １・・・基板、 ２・・・貫通孔、 ４・・・導電体、
５・・・サーミスタ層、 ６・・・保護層。 第１図 第２図 第５図 第６図
明図、第６図は他の好ましい実施例の説明図である。 １・・・基板、 ２・・・貫通孔、 ４・・・導電体、
５・・・サーミスタ層、 ６・・・保護層。 第１図 第２図 第５図 第６図
Claims (1)
- 電気的に絶縁な基板に複数の貫通孔を形成し、この貫通
孔に導電体を形成し、この導電体に電気的に接続するよ
うにサーミスタ素子層を基板の一方の面に形成し、この
サーミスタ素子層を覆って基板の一方の面にガラス製の
保饅層を形成し、このようにしてサーミスタ素子層及び
保護層が形成された基板を切断して少なくとも２個の導
電体を含んだサーミスタ素子片を得、このサーミスタ素
子片を一対のリード線が埋設された電気的に絶縁な基台
に、前記導電体とリード線とを電気的に接続して、固定
するサーミスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6973683A JPS59195803A (ja) | 1983-04-20 | 1983-04-20 | サ−ミスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6973683A JPS59195803A (ja) | 1983-04-20 | 1983-04-20 | サ−ミスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59195803A true JPS59195803A (ja) | 1984-11-07 |
Family
ID=13411393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6973683A Pending JPS59195803A (ja) | 1983-04-20 | 1983-04-20 | サ−ミスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59195803A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293202A (ja) * | 1991-03-22 | 1992-10-16 | Matsushita Electric Ind Co Ltd | 接触型薄膜サーミスタ |
| JPH04293201A (ja) * | 1991-03-22 | 1992-10-16 | Matsushita Electric Ind Co Ltd | 薄膜サーミスタ |
| JPH05283204A (ja) * | 1992-04-03 | 1993-10-29 | Matsushita Electric Ind Co Ltd | 薄膜サーミスタおよびその製造方法 |
-
1983
- 1983-04-20 JP JP6973683A patent/JPS59195803A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04293202A (ja) * | 1991-03-22 | 1992-10-16 | Matsushita Electric Ind Co Ltd | 接触型薄膜サーミスタ |
| JPH04293201A (ja) * | 1991-03-22 | 1992-10-16 | Matsushita Electric Ind Co Ltd | 薄膜サーミスタ |
| JPH05283204A (ja) * | 1992-04-03 | 1993-10-29 | Matsushita Electric Ind Co Ltd | 薄膜サーミスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6040755A (en) | Chip thermistors and methods of making same | |
| JPH01302803A (ja) | チップ抵抗およびその製造方法 | |
| JPS61268001A (ja) | チツプ状電子部品 | |
| JPS59195803A (ja) | サ−ミスタの製造方法 | |
| US4138656A (en) | Attachment of leads to electrical components | |
| US7601920B2 (en) | Surface mount composite electronic component and method for manufacturing same | |
| JP3167968B2 (ja) | チップ抵抗器の製造方法 | |
| JPS58123795A (ja) | 回路基板 | |
| JPH0410601A (ja) | 厚膜抵抗部品及びその製造方法 | |
| JP2000299203A (ja) | 抵抗器およびその製造方法 | |
| JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
| JPS637601A (ja) | 面実装用ネツトワ−ク抵抗器 | |
| US3475713A (en) | Semiconductor resistor and photoconductive assembly containing same | |
| JPS61292867A (ja) | クロスコンダクタとその製造方法 | |
| JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JPS6145464Y2 (ja) | ||
| JPS6027101A (ja) | 多連チツプ抵抗器 | |
| JP3323140B2 (ja) | チップ抵抗器 | |
| JPH0314632B2 (ja) | ||
| JPH0131283B2 (ja) | ||
| JPS5932148Y2 (ja) | ジャンパ−用チップ部品 | |
| JP2000003801A (ja) | 表面実装型抵抗器とその製造方法 | |
| JPH07176402A (ja) | 角形チップ固定抵抗器 | |
| JPS6124186A (ja) | 正特性サ−ミスタ装置 | |
| JPS6020930Y2 (ja) | 両面冷却形半導体装置 |