JPS59194561A - 画像走査記録装置に於ける画像デ−タの順位整列方法及び装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は複数の走査線分の人力画像データを−Ｈバツ
ファメモリに収納し、該複数の走査線分のデータを並列
に読出して所要の処理を行う画像走査記録装置？Ｍに於
けるｉＩ！ｉｌ像データの順位整列方法と装置に関する
ものであって、特にバッファメモリ内でデータを整列さ
せて出力する方法と装置に関するものである。

製版用スキャナ、ファクシミリ等の画像走査記録装置に
於ては、原稿をスキャニングレ、Ａ−Ｄ変換して得られ
たディジタル画像信号を−Ｈバツファメモリに収納し、
所要の処理を施す様になっている。

ここで上記処理として例えば２次元ディジタルフィルタ
処理、２次元ＦＦＴ処理等の如く中心画素データをその
周辺の画素データに基づいて処理する必要がある場合に
は、バッファ内に納められた複数走査線の画像データを
読出す際に走査線順に整列し直す必要がある。第１図に
基づいて３×８の画像データの中心画素に対して必要な
処理を施す場合を例にして上記の点について更に説明す
る。まず画像走査部１によって得られたディジタルの画
像データはマルチプレクサ２を介してＡ。

Ｂ、Ｃｌ３本のラインメモリよりなるバッファメモリ８
に、例えば第１走査線のデータをラインメモリＡに、＄
２走査線のデータをラインメモリＢに、第８走査線のデ
ータをラインメモリＣに収納し、次に該８本の走査ライ
ンのデータを先頭から順番にシフトレジスタ４に読出し
て必要な処理を行なう。たたしこの場合は、ラインメモ
リＡ、Ｂ、Ｃに収納されているデータはそれぞれ％　１
　＋　第２−第８の走置線順に既に整列されているので
、改ぬて整列操作をする必要はない。第２走査線のデー
タに対する処理が終了して、次に第２．第８の走査線の
データをそのままラインメモリＢ、Ｃに残し、第４走査
線のデータをラインメモリＡに収納した状態で、第８走
査線のデータに対して必要な処理を施そうとする場合に
は、シフトレジスタ４内には上から順に第２．第３．第
４の走査線のデータが収納されている必要があるが、前
記した状態でバッファメモリ８に収納されているデータ
をそのままシフトレジスタ４に読出したのでは第４゜第
２．第８の走査線の順番となる。そこでこの順序を上記
第２．第８．第４の走査線のデータの順に並べ変えるた
めにデータ順位整列回Ｊｌ＃ｔ、５をバッファメモリ８
とシフトレジスタ４の間に配設する構成とするわけであ
る。

従来このデータ順位整列回路５には以下に示す如くのも
のがあった。その１つは第２図に示す椋な構成を有する
ものであって、順位整列を必要とするデータ数ｎの２乗
個のトランシーバ５２（５２ａ〜５２１）を制御するこ
とによって整列処理をするものである。すなわちまずラ
ッチ５１ａ。

５１ｂ、５１０にはシステムクロック信号Ｓｌによって
バッファメモリ８に収納されている各走査線の画像デー
タがサンプリング類にラッチされる。

次に８進カウンタ５Ｂには各走査線の走査開始時ごとに
画像走査部１から出力されるスタート信号Ｓ２が入力さ
れており、その２ビツトの出力は、１回転ごとに例えば
０１→１０→１１と変化してデコーダ５４に入力されて
おり、デコーダ５４は上記２ビツトの信号が０１のとき
は５２ａ＋　５２ｄ＋５２ｇのトランシーバを開き、１
０のときは５２ｂ。

５２ｅ＋　５２ｈのトランシーバを開き、１１のときは
５２ｃ、５２ｆ、５２１のトランシーバを開く様に各ト
ランシーバを制御し、ラッチ回路５１ａ。

５１ｂ、５１にラッチされたｎＤｊ　像データを定歪線
順次に整列する如くになっている。

しかしながらこの構成を用いるとｎ２個のトランシーバ
を必要としてハード構成が複雑高価になる欠点がある。

この欠点を解消するために第３図に示す如く時分割処理
をすることによってトランシーバ数をｎ個とする構成も
採用されている。

すなわちまず第２図に示した場合と同様バッファメモリ
３から読出された各走査線の画像データはシステムクロ
ック信号Ｓ１に従ってラッチ回路５５ａｌ　５５ｂ、５
５０にラッチされる。

一方システムクロック信号Ｓ１の３倍の周波数を有する
コントロール信号Ｓ５が制御回路５９の第１の３進カウ
ンタ５９Ａに入力され、該８進カウンタ５９Ａの出力は
デコーダ５９Ｂによって解読されて、８つのトランシー
バ５６ａ、５６ｂ、５６Ｃを時分割的に開く。

更にコントロール信号Ｓ６は第２の８進カウンタ５９Ｄ
にも入力されており、この８進カウンタ５９Ｄの出力は
第２のデコーダ５９Ｅで解読されて、トランシーバ５７
ａ、５７ｂｔ　５７０を時分割制御し、時分割的にトラ
ンシーバ５６ａ１５６ｂ１５６０から出力されるデータ
を、ラッチ５７ａ。

５７ｂ、５’ｌにラッチされる様になっている。

ここでスタート信号Ｓ２が第８のカウンタ５９Ｇに入力
されて、該カウンタ５９Ｃがカウントアツプするごとに
第２の８進カウンタの出力モードが変更し〔例えば（０
１→１０→１１）の周期が（１０→１１→０１）更に（
１１→０１→１０）〕、８つのラッチ回路５７ａ＋　５
７ｂｔ　５’ｌの開く順序を変更して、該ラッチ回路５
７ａＦ　５７ｂｔ５’ｌの物理的順位が走査線の順序と
一致する採番と各走査線の画像データをラッチする。従
ってラッチ回路５７ａ、５７ｂ、５７０には常に順位整
列された画像データがラッチされ、該画像データは、次
段のシステムクロック信号８１によって制御される出力
ラッチ５８ａｔ　５８ｂ、５８Ｑに転送される。

しかしながらこの方法を用いてｎ９４２分の画像データ
をサンプリング周期Ｔの間に順位整列を行う場合、バッ
クアメモリ８に記憶されている画像データがｎ個のトラ
ンシーバ５６を介してラッチ５７にラッチされるに要す
る最小時間Ｔｏに対して Ｔｇ　Ｓ−−一 なる条件を満足する必要があり、ｎが大きい時、この方
法では実現不可能になる場合が生じる。

更に第４図（ａ）に示す回路を同図（ｂｌに示すタイミ
ングで制卸する方法も用いられている。

すなわちバッファメモリ８からシステムクワツクＳｌニ
従ッテラッチ回路６０（６０ａ、６０ｂ。

６０Ｃ）に読出された画像データは選択信号Ｓ６に従ッ
テ、マルチプレクサ６１（６１ａ、６１ｂ。

６１Ｃ）が端子Ａ側に接続されているとき〔時刻（ｔｌ
−ｔ２）あるいは（ｔａ〜ｔ４）〕にラッチ６２（６２
ａ、６２ｂｌ　６２０）に転送され更に、マルチプレク
サ６１が端子Ｂ側にｋｔ’Ｊ（＋されているとき〔時刻
（ｔ２〜ｔｇ）あるいは（ｔ４〜ｔ５）〕にアンドゲー
ト６４から出力されるコントロール信号Ｓ６に従って隣
のラインのラッチに順次巡回せしめられて整列される。

この場合、巡回の必要がないときはモード信号８７（（
５ｙ−ｏ　ｖ　８７−ｔ　ｒ　５７−２　）を５７−２
に、１回巡回させるときは５７−１に、２回巡回させる
ときは５ｙ−ｏにしてアンドゲート６４を開路する如く
なっており、この様にして整列された画像データはシス
テムクロック信号Ｓ１によって制御されるランチ６８に
ラッチされて次段のシフト回路に転送される。

しかしながらこの方法に於てもｎ　（ｎ　：被処理走査
線数Ｔ：サンプリング周期）がラッチ回路６０から６８
へのデータ転送時間１゛ｏより小さくなる場合は実現不
可能になる。

上記８つの方法はバッファメモリに一旦必要な走査線分
の画像データ、乏収納し、該バッファメモリからデータ
を読出す際に順位整列を行うものであるが、これ等の方
法に対して、第５図に示す如き回路を用いる方法も従来
実施されている。

すなわち画像走査部１よりの出力画像データはまずシフ
ト回路７２の入力線に直列に配設された走査線分の画像
データ数の容量を有するＣ０Ｄ７２ｂを介して、Ｃ０Ｄ
７１　ｃにシステムクロック信号Ｓ１によつ工サンプリ
ング順次にロードされる。この段階で次に新しいデータ
が入力されるごとに順次シフトしていく。そして３番目
の走査線のデータが　　ラ１１．チ　　　　７２ａから
出力されるときに、それと対応する２番目と１＠目の走
査線の画素データもラッチ７２ｂと７２８から順次出力
される。更にそれと同時に、８番目の走査線のデータは
ｃｃＤ７１ｂに、また２番目の走査線のデータは７１Ｑ
に転送され、常に整列されたデータがラッチ７２ａ＋　
７２ｂ、７２ｃから出力される如くになっている。

しかしながらこの方法はＣＯＤの容量が１走査線の１１
ｕｌ像データ数に固定されるため、該画像データ数が変
化した場合には、そのメモリ部の構成をハード的に変え
なければならない欠点を有している。またＣＣＤは一般
に任意のアドレスのデータを読出すことができず、アウ
トプットに近いデータから順番に続出し得るのみであり
、たとえ仕慈のアドレスにアクセス可能なＣＯＤを用い
てもアクセス時間に１００μＳｅｃ程度を必要とし、リ
アルタイムな処理に適用するには不適切である。

更にＣＣＤは１の画像データが書込まれることによって
１のデータが読出されるのであり、上記書込みは、サン
プリング速度と対応した速度となっており、この書込み
速度と異なる速度でのデータ処理はできないといった不
都合もある。

この発明は上記従来の不都合に鑑みて提案されたもので
あって、画像データ整列機能をサイクルタイムキ５０〜
８００　ｎｓ程度のバッファメモリへの画像デ：りの書
込み、読出し制御機能に内包させることによって、ハー
ド構成を簡素にし、かつ、アクセス時間の短縮ができる
画像データの整列方法及び装置を得ることを目的とする
ものであって、以下図面に基づいて更に詳しく説明する
。

第６図はこの発明を適用した画像走査記録装置の構成を
概略的に示すものである。

画像走査部１では例えば原稿ドラム上に配置された原稿
←絵柄線画等）を光亀走食して得たアナログの画像デー
タをサンプリングしてディジタル変換し、該ディジタル
の画像データはバッファメモリ３０に入力せしめられる
。

また画像走査部１の前記回転ドラムにはロータリエンコ
ーダが取付けられており、該ロータリエンコーダから出
力される１回転パルス及び１回転めに必要なシステムク
ロック信号Ｓｉｔ各走査線毎の走査の開始を決定するス
タート信号Ｓ２をアドレスカウンタ７に入力する。この
アドレスカウンタ７では上記２つの信号に基づいて、バ
ッファメモリ８０への前記画像データの書込み、読出し
アドレス信号Ｓａを作る。タイミング発生回路６ではｕ
ｌこメモリへのアクセスを制御するリクエスト信号夙と
このリクエスト信号ｉとともに書込み読出しの制御をす
る蓋込み許容信号Ｓ８とを発生し、ノ＜ソファメモリ８
０に入力している。

バッファメモリ８０には下達するごとく必要とする走査
線数より１つ少ない数のラインメモリと、現在走査され
ているデータをラッチするラッチ回路を設けており、各
走査線のデータが走査の順序と該ラインメモリの物理的
順序とが一致する様に整列処理され、従って次段のシフ
トレジスタ４には整列済のデータが順次入力される。

シフトレジスタ４には処理に必要な走査線数（副走査方
向の）のデータ数及び主走査方向のデータ数（この場合
は５×５）力舶−ドされ次の処理装置８で必要な処理が
施されシステムの種類に応じた出力がなされる。ちなみ
にカラースキャナでは、この後ドツトフォーミング回路
９で、コンタクトスクリーンを用いて形成するのと等価
なドツトが形成され、出力ヘッド１０に入力されて、記
録用ビームを制御する。

第７図は前記第６図に示した５本の走査線のデ−タを整
列する場合のバッファメモリ８ｏの更に評しい実施例を
示し、第８図はそのタイミングチャートである。

まずバッファメモリ８ｏのメモリ部８１には現社走豊中
の走査線のデータをロードするラッチ８１ａと整列処理
する走査線数より１つ少ない数のラインメモリ８１ｂ〜
８１ｅｌを設けている。いま初期状態、すなわち第１走
査線１１から第４走査線１４のデータが順に、第１走査
線のデータＤ１１゜ＤＩ２・・・はラインメモＩＪ　８
１　ｅに、第２走査線のデータＤ２１．Ｄ２２・・・は
ラインメモリ８１ｄに、第３疋査線のデータ０８１．Ｄ
Ｂ２・・・はラインメモリ８１ｃに、第４走査線のデー
タＤ４１．Ｄ４２−・・はラインメモリ８１ｂに収納さ
れていく過程を省略し、それぞれラインメモリ８１ｂ〜
８１ｅには既に上記走査線の画像データが収納されてお
り、現在走介中の第５の走査線１５の画像データが順次
ラッチ８１ａに伝送されている場合についてのこの回路
の動作を説明する。

ラインメモリ８１ｂ〜８１８からは、怖込み許容信号ｉ
がｒＨＪであって、リクエスト信号もがｒＬＪに立下る
ときに各走査線１１・・・１４の画像データがｔ時間後
に読出され、システムクロック信号Ｓ１の立下がりと同
時に出力ラッチ８２ｂ〜８２ｅにそのデータがラッチさ
れる。

一方現在走査中の走査線４５の画像データはシステムク
ロック信号Ｓ１の立上りに従ってラッチ３１ａに収納さ
れた後、システムクロック信号Ｓ１の立上りに従って出
力ラッチ８２ａに転送される。

以上の様にして出力ラッチ８２ａ〜８２ｅにロードされ
た画像データはシステムクロック信号Ｓ；によって同時
に出力され、シフト回路４に転送されるのであるが、同
時にその８２ａ〜ｇＱｄの出力は分岐されて隣りのライ
ンメモ’Ｊ８１ｂ〜ｆｌｌｌｅにも転送される。すなわ
ち書込許容信号九がｒＬＪとなったときで、かつメモリ
リフウェスト信号心がｒＬＪに立下るときに、先に各ラ
ッチ８２ａ〜Ｂ２ｄにラッチされたデータが隣のライン
メモリ８１ｂ〜８１ｅの入力となり、同じデータを１ラ
インずらして書込む様になる。すなわち第８図のタイミ
ンクチャートに示すように、時間Ｔにアドレス（Ｓａ）
＋　１？込許容（，４号（”ａ）　ｒ　　リクエスト信
号（Ｓ４）及びデータＤ５１．Ｄ４１．Ｄ８１．・・・
は書き込みに必要なタイミングになっている。ただしこ
こで５本の中の一番最初に定食された走査線β１の画像
データは次の段階では不要となる。この動作を順次進行
させていくと次の段階ではラインメモ’Ｊ８１ｂ〜８１
８にはそれぞれ走査線１５〜１２の画像データが収納さ
れた状態となり、ラインメモＩＪ　８　ｌ　ｂ・・・３
１ｅｔの物理的配列と走査ｎｎ１位とが一致する様にデ
ータが移し替えられ、各ラインメモリ３１ｂ・・・８１
８とラッチ回路８１ａを介して、出力ラッチ８２ａ〜８
２ｅからは整列済みのデータが得られることになる。

以上基本的な実施例について説明したが、この方法を用
いた場合にはサンプリング周期が非常に速く、メモリの
サイクルタイムＴが該サンプリング時間を決定するシス
テムクロック信号Ｓ１の周期の％以上であるとき動作不
能となる′。そこでバッファメモリ８０への２サイクル
タイムがＰサンプ”ル周期を要する場合のこの発明の実
施例を第９図に、またそのタイミングチャートを第１０
図に示す。

第９図に於てメモリ部８３は第１０図に示す如（の画像
データがシステムクロック信号Ｓ１に同期して直接入力
されるＰ個のラッチ回路８１３ａ−１（ｉ＝１，２・・
・Ｐ）と、それぞれが１走査線データ数の約１の容量を
有するＰ個一組のラインメモリ８８ｂ−１，８８ｃｍ１
．・・・　（１：１．２・・・Ｐ）とを備えている。

いまラインメモリ３３ｂ−１，には１走査線分の画像デ
ータが下表の如くに収納されているものとし、画像デー
タの　収納ラインメモリ　収納ラインメモリ入力Ｊ唄序
　　　のアドレス １番目　　　　１番地　　　ｂ−ｔ 以下第７図に於て説明したと同様初期状態を省略し、ラ
インメモリ８８ｂ−ｉ、　８８Ｃ−ｉ、・・・には上記
の如くに各走査線１４．・・・１１のデータ（４１１〜
４１Ｐ。

４２１〜４２Ｐ、・・）、・・（ｌｉｔ〜ＩＩＰ、１２
１〜１２Ｐ・・）が収納されているものとして説明を進
める。

走査線１５の画像データ（５１１〜５１Ｐ、５２１〜５
２Ｐ、・・・）はランチ回路ＢＢａ−ｉに順次ラッチさ
れ出力されると同時に、２個１組のラッチ回路３４ｂ−
ｉにタイミングパルスＳ５にてラッチされる。

この場合ｌ走査ラインの１〜Ｐ番目の画像データがタイ
ミングパルスＳ５に基づいてそれぞれラッチ回路Ｂ４ｂ
−１，８４ｂ−２・・・８４ｂ−Ｐにラッチされる。

一方各ラインメモリ８８ｂ−ｉ、　３３ｃｍ１・・・か
らもＰサンプル周期２Ｔで１個ずつのデータが読み出さ
れて、その後段のラッチ回路８５ｂ−１，３５０’＋・
・・にタイミングパルスＳ６によりラッチされる。すな
わちまず各ラインメモリ８８ｂ−１，８８ｂ−２，・・
・８３ｂ　−Ｐ　（３８Ｃ−１、８８Ｃ−２、−’８８
Ｃ−Ｐ）からそれぞれその走査線１４．・・・１１に於
ける１、２．・・・、１番目のデータがシステムロック
信号Ｓ１に同期したｈリクエスト信号Ｓ４と瞥込み肝谷
信月′Ｓ３によって画像データが読出され、タイミング
パルスＳ６によりラッチ回路８５ｂ−１，８５ｃｍ１・
・−にラッチされる。この様にしてラッチされた画像デ
ータは上記周期２Ｔの間にトランシーバ８６　ｂ−１，
８（３ｃ−１゜・・・を介して出力される。

上記トランシーバ８６ｂ−１，８６ｃｍ１・・・はＰサ
ンプリング周期２Ｔを１周期として順番に開（様にタイ
ミング信号５７−１によって制御されており、これによ
ってまずトランシーバ８６ｂ−１，８６ｃｍｔ。

・・・が開き次にトランシーバＢ６ｂ−２，８６０−２
，・・・が開き、更に順次８６ｂ−Ｐ、８６ｃｍＰ・・
・まで開いてＰサンプリング周期２Ｔの後に再びトラン
シーバ３６ｂ−ｔ、８６ｃｍＬ　・・・が開くといった
如くの動作を繰返えし、それぞれの走査線１４〜１１の
１，２゜〜Ｐ＝　Ｐ＋Ｉ　Ｖ−２Ｐ＋・・・、２Ｐ＋１
−ＢＰ、・・・の画像データが順次出力される。このと
きラッチ回路８８ａ−１にも現在走査されている走査線
１５の画像データがラッチされ、順次出力されているの
であるから全体として５本の走査線ＩＢｖ　ｌ１４ｒ　
１Ｂｔ４４の画像データが出力されていることになる。

ラッチ回路８３ａ−１から出力されている画像データは
前記リクエスト信号Ｓ４及び畳込許容信号Ｓ８に従っ−
Ｃ順次に隣（Ｄ５イア１％！Ｊ　３Ｂｂ−ｉ、Ｂａｃ−
Ｔ”の読み出し済のアドレスに順次書込まれ、次の段階
では走査線１５　ｒ　１４・・・のデータがそれぞれラ
インメモＩＪ　８８ｂ−１，８８ｃ＝ｉ・・・に収納さ
れ、また現在の走査線が１６に移行することになり、従
って常に整列された画像データを得ることができる。

第９図は、Ｐ個のデータを同時に読み出しを行い又は同
時に書き込みを行っているが、リクエスト信号、及び沓
込肝容他号Ｓ４＋Ｓ８＋アドレスＳａを周期２Ｔの間を
Ｐ分割して時間的にずらして各メモリ毎に順次読み出し
書き込みをして同じ結果を得られるのは言う迄もない。

以上説明した様にこの発明はバッファメモリ内に配設し
たラインメモリの中で、被処理走査の画Ｇ４データの整
列を行い得る様になっているので特別の整列回路を必要
とせず、また被処理走査線が増しても該バッファメモリ
内のラインメモリの数を増加させ他のハード部分を大幅
に変史する必要がない。またバッファメモリを用いてい
るのでサイクルタイムは比較的短かくなり、また任意の
アドレスに調時アクセスできる効果を有する。もしサン
プリング速度が早くなってサイクルタイムとの均衡が保
てないときは１走ｆ線分のＩＡ像データを１”（Ｐは２
サイクルタイムのサンプリング回数）本のラインメモリ
に分割して収納し、Ｐサンプリフ’ｆ周期２Ｔの間に該
２本のラインメモリに１回ずつアクセスすること書ζよ
って必要とする走査線数のデータの１込み、続出し及び
整列ができる効果を有している。

【図面の簡単な説明】

第１図はデータ順位整列回路を通用した従来のシステム
の概要を示したものであり、第２図、第８図Ｊ第４図は
従来の順位整列回路の１例を示すものであり、また第１
ｓ図はＣＣＵを用いた従来の順位整列回路である。第６
図はこの発明の概容を示したものであり、第７図はこの
発明の更に詳しい実施例、第８図はそのタイミングチャ
ート、第９図は高速制御用の本発明の１実施例、第１０
図はそのタイミングチャートである。 １・・・画像定食部、　　　４・・・シフトレジスタ、
６・・・タイミング信号発生回路、 ７・・・アドレスカウンタ、 ８・・・処理装置、 ９・・・ドツトフォーミング回路、 １０・・・出力ヘッド、　８０・・・バッファメモリ、
８１ａ・・・ラッチ、　　　８１ｂ〜・・・メモリ、８
２ａ〜・・・ラッチ、　　８８ａ〜・・・ラッチ、８８
ｂ〜・・・メモリ、　　３４ｂ〜・・・ラッチ、８５ｂ
〜・・・ラッチ、　　８６ｂ〜・・・トランシーバ。

Claims (1)

1. 【特許請求の範囲】 （１１複数の走査線分の入力画像データを一旦バツファ
   メモリに収納し、読出し時に走査線順に配列し直して必
   要な処理を行う画像走査記録装置に於て、 上記バッファメモリに被処理走査線数の画像データを走
   査線順に収納し、サンプリング類に各走査線のデータを
   同時に読出すとともに、該続出したデータを隣の走査線
   の一画像データ列の読み出し済のアドレスに書き込むこ
   とを特徴とする画像走査記録装置に於ける画像データの
   順位整列方法。 （２）既に走査が完了している走査線の画像データが、
   被処理走査線より１本少ないラインメモリに走査線順に
   収納され、現在の走査線のデータがラッチ回路にサンプ
   リング１斬に収納される特許請求の範囲第１項記載の画
   像走査記録装置に於ける画像データの順位整列方法。 （３）既に走査が完了している走査線の画像データがＰ
   （Ｐ：２サイクル時間のサンプリング数９本１組の被処
   理走査線数より１粗生ない数のラインメモリ群に収納さ
   れ、現在の走査線のデータがＰ個のラッチにサンプリン
   グ類に収納される特許請求の範囲第１項記載の画像走査
   記録装置に於ける画像データの順位整列方法。 （４）複数の走査線分の入力画像データを一旦バッファ
   メモリに収納し、読出し時に走査線順に配列し直して必
   要な処理を行う画像走査記録装置に於て、 上記バッファメモリに被処理走査数の画像データを走査
   線順に収納するメモリ手段と、各走査線ごとに読出した
   画像データを隣の走査線の読み出し済のアドレスに書き
   込む書き込み手段とよりなる画像走査記録装置に於ける
   画像データの順位整列装置。 （５）上記メモリ手段が被処理走査線数より１つ少ない
   数の既に走査が完了した走査線の画像データを走査線順
   に収納するラインメモリと、現社の走査線の画像データ
   をサンプリング類に収納するラッチ回路とよりなる特許
   請求の範囲第４項に記載の画像走査記録装置に於ける画
   像データの順位整列装置。 （６）上記メモリ手段がＰ　（Ｐ　：　２サイクル（読
   み出１．サイクル、召込み号イクル）リング数）本１組
   の被処理走査線数より１粗生ない数の、既に走査が完了
   した走査線の画像データを走査線順に収納するラインメ
   モリ群と、現在の走査線のデータがサンプリング類に収
   納されるＰ個のラッチとよりなる特許請求の範囲第４項
   に記載のｌｉ！！ｉ像定食記録装置に於ける画像データ
   の・順位整列装置。