JPS59194551A - デ−タ通信方式 - Google Patents
デ−タ通信方式Info
- Publication number
- JPS59194551A JPS59194551A JP58069381A JP6938183A JPS59194551A JP S59194551 A JPS59194551 A JP S59194551A JP 58069381 A JP58069381 A JP 58069381A JP 6938183 A JP6938183 A JP 6938183A JP S59194551 A JPS59194551 A JP S59194551A
- Authority
- JP
- Japan
- Prior art keywords
- data
- terminal
- synchronous
- bit
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
- H04L5/24—Arrangements affording multiple use of the transmission path using time-division multiplexing with start-stop synchronous converters
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａン 発明の技術分野
不完１１旧は、相異なった同期機能を有するデータｙ品
末間でデータ、Ｉ［ｌ侶を行うことのでさるデータ通（
ａ方式に関するものである。
末間でデータ、Ｉ［ｌ侶を行うことのでさるデータ通（
ａ方式に関するものである。
（１））技術の背景
データ通信方式において、送信フーータ端木・受信デー
タ端末間で同期がとられる同期伝送方式には、同期伝送
方式と調歩同期伝送方式がある。前者は送信データ端末
が、データの伝送に先行して同期符号を一定数連続して
送信し、送信データ端末・受信データ端末間の同期をと
ったのちデータを伝送する方式であり、後者は、送信デ
ータ端末が、データビットの前と後にそれぞれスタート
ビットおよびストップビットを付加して１文字ごとの区
切りを付けて伝送し、受信データ端末で、該スタートビ
ットの受信、すなわちストップ状態からスタート状態へ
の変化点を検出して受信サンプリング動作にはいり、デ
ータビットのサンプリング検出を行ないストップビット
を受信して停止するものである。
タ端末間で同期がとられる同期伝送方式には、同期伝送
方式と調歩同期伝送方式がある。前者は送信データ端末
が、データの伝送に先行して同期符号を一定数連続して
送信し、送信データ端末・受信データ端末間の同期をと
ったのちデータを伝送する方式であり、後者は、送信デ
ータ端末が、データビットの前と後にそれぞれスタート
ビットおよびストップビットを付加して１文字ごとの区
切りを付けて伝送し、受信データ端末で、該スタートビ
ットの受信、すなわちストップ状態からスタート状態へ
の変化点を検出して受信サンプリング動作にはいり、デ
ータビットのサンプリング検出を行ないストップビット
を受信して停止するものである。
したがって、データ端末としても、同期機能を有するデ
ータ端末（以下、同期式データ端末と称す）と、調歩同
期機能を有するデニタ端末（以下、調歩同期式データ端
末と称す）が販売されている。
ータ端末（以下、同期式データ端末と称す）と、調歩同
期機能を有するデニタ端末（以下、調歩同期式データ端
末と称す）が販売されている。
そこで、近年のデータ通信システム拡大に伴って、既設
の同期式データ端末と既設の調歩同期式データｙ：Ａ木
との間で、データ通イとを行えるようにす７．）必Ｊｉ
ノ性がでてきた。
の同期式データ端末と既設の調歩同期式データｙ：Ａ木
との間で、データ通イとを行えるようにす７．）必Ｊｉ
ノ性がでてきた。
しン５・し注から、同期式データ端末と満歩同期式デー
タソｊおｉｊに、それぞれ異なりた同期機能を有するノ
゛こめ、同期式データ端末と調歩同ル」式データ端末ど
の１ｉｊにＪ、・りるデータ通信を行うことは不可能で
ある。
タソｊおｉｊに、それぞれ異なりた同期機能を有するノ
゛こめ、同期式データ端末と調歩同ル」式データ端末ど
の１ｉｊにＪ、・りるデータ通信を行うことは不可能で
ある。
（こで、四隈１式データ端末と調歩同期式データソｄ６
５ｇとの＋＝」のデータ通信に限らす、相異なった同期
十と能を”Ａするデータ端末間でデータ通信を行うこと
のできるｆ−タ通借方式歿ム４求されている。
５ｇとの＋＝」のデータ通信に限らす、相異なった同期
十と能を”Ａするデータ端末間でデータ通信を行うこと
のできるｆ−タ通借方式歿ム４求されている。
（Ｃラ ブ亡：Ａの目的
本光−刀はかがる技術の背景にνＸｉみ、１（」異なっ
た同ＪＩＪ：桟能を翁するデータ端末間でデータ通信を
行うことのできるデータ通信方式を＋：：、：供するこ
とを目、内とするものである。
た同ＪＩＪ：桟能を翁するデータ端末間でデータ通信を
行うことのできるデータ通信方式を＋：：、：供するこ
とを目、内とするものである。
ｔｄｌ 発明の組成
本足り］のかかる目的は、第１のラーータ端末と、内第
１の端本とは異なった同ＪＩＪ４熾能を南する第２のデ
ータ”’ｉ１．ｉ末との間に、該第１のデータ端末から
の同期データを該第２のデータ端末が有する同期機能に
応じたデータに変換するとともに、該第２のデータ端末
からの同期データを該第１のデータ端末が有する同期機
能に応じたデータに変換する変換手段を設け、該第１の
データ端末と該第２のデータ端末間でデータ通信を行う
ことを特徴とするデータ通信方式を提供することにょシ
達成できる０ （ｅ）発明の実施例 以下、本発明のデータ通信方式の一実施例を図を用いて
詳細に説明する。尚、ここでは、同期式データ端末と調
歩同期式データ端末との間におけるデータ通信方式を例
にとる。
１の端本とは異なった同ＪＩＪ４熾能を南する第２のデ
ータ”’ｉ１．ｉ末との間に、該第１のデータ端末から
の同期データを該第２のデータ端末が有する同期機能に
応じたデータに変換するとともに、該第２のデータ端末
からの同期データを該第１のデータ端末が有する同期機
能に応じたデータに変換する変換手段を設け、該第１の
データ端末と該第２のデータ端末間でデータ通信を行う
ことを特徴とするデータ通信方式を提供することにょシ
達成できる０ （ｅ）発明の実施例 以下、本発明のデータ通信方式の一実施例を図を用いて
詳細に説明する。尚、ここでは、同期式データ端末と調
歩同期式データ端末との間におけるデータ通信方式を例
にとる。
第１図は、本発明のデータ通信方式の一実施例構成図で
ある。図において、１は同期式データ端末、２は変換回
路、３は調歩同期式データである。
ある。図において、１は同期式データ端末、２は変換回
路、３は調歩同期式データである。
第１図において、同期式データ端末１がら送出された同
ル」データＲＤｉｎは、変換回路２において、同期式デ
ータ端末１からの送信タイミングクロックＲＴにもとづ
いて、調歩同期データＲＤｏ ｕ ｔに変換され１こ後
、出力され、調歩同期式データ端末３に人力される。ま
だ、調歩同期式データ端末３ｗら送出＃ ！Ｌ ｆｃ調
歩同期データ５ＬＪｉｎは、変換回路２に分いて、同期
式データ端末ｉからの受信タイミングクロックＳ′ｒに
もとづいて、同期データ５Ｄ−ｏｕｔに変換゛され、同
期式データ端末１に入力される。
ル」データＲＤｉｎは、変換回路２において、同期式デ
ータ端末１からの送信タイミングクロックＲＴにもとづ
いて、調歩同期データＲＤｏ ｕ ｔに変換され１こ後
、出力され、調歩同期式データ端末３に人力される。ま
だ、調歩同期式データ端末３ｗら送出＃ ！Ｌ ｆｃ調
歩同期データ５ＬＪｉｎは、変換回路２に分いて、同期
式データ端末ｉからの受信タイミングクロックＳ′ｒに
もとづいて、同期データ５Ｄ−ｏｕｔに変換゛され、同
期式データ端末１に入力される。
このよりにして、同期式ノーータｙ高末１−Ａ歩同期式
データ餡１末３１Ｂ］にｈ・けるデータ通信が可能とな
る。
データ餡１末３１Ｂ］にｈ・けるデータ通信が可能とな
る。
以下、第２図乃至第４図を用いて、第１図に示す変換回
１略２について詳細に説明する。
１略２について詳細に説明する。
第２図は変換回路の一実施例構成図である。図において
、４は同ル」ビット検出器、５，１５，２１゜２６はエ
レメントカウンタ、６．１７はデータバッファメモリ、
７，８，２７．’２８はアンド回路、９゜１８はセレク
タ、ｌＯは受１６データ・リタイミング回テｈ、 １
１’７ｄテータ出力制師松ｆ、１２．２４はディレィＩ
％出６．１３はスタノヒンクヒノト、速度調柾６ｂ令ビ
ット込出器、１４はスタート・ストラフビット送出器、
１６は非同期データ送信タイミングクロック発生器、１
９は送信データ・リタイミング回路、２０はスタートビ
ット検出器、２２はデータ書込み制御器、２３は非同期
データサンプルクロック発生器、２５は同期データ送出
器である。
、４は同ル」ビット検出器、５，１５，２１゜２６はエ
レメントカウンタ、６．１７はデータバッファメモリ、
７，８，２７．’２８はアンド回路、９゜１８はセレク
タ、ｌＯは受１６データ・リタイミング回テｈ、 １
１’７ｄテータ出力制師松ｆ、１２．２４はディレィＩ
％出６．１３はスタノヒンクヒノト、速度調柾６ｂ令ビ
ット込出器、１４はスタート・ストラフビット送出器、
１６は非同期データ送信タイミングクロック発生器、１
９は送信データ・リタイミング回路、２０はスタートビ
ット検出器、２２はデータ書込み制御器、２３は非同期
データサンプルクロック発生器、２５は同期データ送出
器である。
第３図は、第２図における同期式データ端末からの同期
データを調歩同期データに変換する過程の動作胱明図、
第４図は第２図における調歩同期式データ端末からの調
歩同期データに変換する過程の動作説明図である。第３
図、第４図におけるＲＤｉｎ １ＲＤｏｕｔ ｌ ５Ｄ
ｉｎ １ＳＤｏｕｔ ＋ＲＴ ＋ ＳＴ −Ａ乃至Ｈは
、それぞれ第２図の同一記号を付した部分の波形を示す
ものである。
データを調歩同期データに変換する過程の動作胱明図、
第４図は第２図における調歩同期式データ端末からの調
歩同期データに変換する過程の動作説明図である。第３
図、第４図におけるＲＤｉｎ １ＲＤｏｕｔ ｌ ５Ｄ
ｉｎ １ＳＤｏｕｔ ＋ＲＴ ＋ ＳＴ −Ａ乃至Ｈは
、それぞれ第２図の同一記号を付した部分の波形を示す
ものである。
まず、同期式データ端末１からの同期データＲＤ−ｉｎ
を調歩同期データＲＤｏｕｔに変換する際の動作を説明
する。
を調歩同期データＲＤｏｕｔに変換する際の動作を説明
する。
同期式データ端末１からの送信タイミングクロックＲＴ
は、エレメントカウンタ５で計数され、同期式データＲ
Ｄｉｎの同期ピッ）Ｓの時点で、同期ビット検出器４の
出力を第３図Ａに示す如くＬレベルとし、アンド回ｙ′
各７の出力を第３図Ｂに示す如く同期ビットＳの所を抜
いた書き込みクロックを１４．て、このクロックで同期
式データＲＤｉｎのｎビットのデータをデータバッファ
メモリ６に書き込む。
は、エレメントカウンタ５で計数され、同期式データＲ
Ｄｉｎの同期ピッ）Ｓの時点で、同期ビット検出器４の
出力を第３図Ａに示す如くＬレベルとし、アンド回ｙ′
各７の出力を第３図Ｂに示す如く同期ビットＳの所を抜
いた書き込みクロックを１４．て、このクロックで同期
式データＲＤｉｎのｎビットのデータをデータバッファ
メモリ６に書き込む。
この４１き込まｈだｎビットのデータを、非同期データ
Ｍ（４クイミングクロノク発生器１６のクロックをスタ
ートビット２９の立下りにてイニシ７゛ライズされだエ
レメントカウンタ１５に、第３図Ｃに示す如くカウント
し、ディレィ検出器１２に入力する同期ビットＳの検出
時のｍになれば、以仮第３図のＲＤｏｕｔに示す付加ビ
ット３０ ストップビット２８、スタートビット２９を
発する時間、データ出力！Ｉｊｉｌ 醐ｌ器１１にて、
アンド回路８を介して出力する送１．：ｉタイミングク
ロック発生器１６よりのクロックをインヒビノドし、こ
のインヒビノドされたクロックでデータノ〈ノブァメモ
リ６にｉ’：［ＩＡされたｎビットのデータを読み出し
、セレクタ９にｌ袴る０又一方デイレイ＋美出器１２に
てｍの値がｎ＋１よシ大きいか等しい場合はスタックイ
ングビノト・速度調整命令ビット送出器１３より速度調
整命令ビットｂ１（これをルベルＯレベルにするかは後
述する）及びスタックビットの有無を通知するビｙ ）
ｂｚを０レベルとし、スタックビットｂ３はなしで送
出し、ｍの値がｎ＋１より少さい時は速度調整ピッ）ｂ
ｌ及びスタックビットの有無を通知するビットｂ２をル
ベルとし、スタックヒツトｂ３をセレクタ９に送出し、
エレメントカウンタ１５のカウント値がスタックヒツト
ｂ３有シの場合はｎ＋４で、スタックビットｂｓがない
場合はｎ＋３でスタート・ストップビット送出器１４よ
シストノブビット・スタートビットをセレクタ９に送出
し、セレクタ９にて第３図既トｏｕｔの如き調歩式デー
タとして受信データ・リタイミング回路１０に送り、第
１図の調歩式同期データ端末３にて確実に読めるようリ
タイミングして第３図のＲＤｏｕｔに示す調歩式データ
として送信する０ 以上のことによシ、同期式データ端末１よシの送イｇタ
イミングクロックＲＴと非同期データ送信タイミングク
ロック発生器１６のクロックとのずれを補正して同期式
データＲＤｉｎと調歩式データＲＤ−ｏｕｔ足同期させ
る。
Ｍ（４クイミングクロノク発生器１６のクロックをスタ
ートビット２９の立下りにてイニシ７゛ライズされだエ
レメントカウンタ１５に、第３図Ｃに示す如くカウント
し、ディレィ検出器１２に入力する同期ビットＳの検出
時のｍになれば、以仮第３図のＲＤｏｕｔに示す付加ビ
ット３０ ストップビット２８、スタートビット２９を
発する時間、データ出力！Ｉｊｉｌ 醐ｌ器１１にて、
アンド回路８を介して出力する送１．：ｉタイミングク
ロック発生器１６よりのクロックをインヒビノドし、こ
のインヒビノドされたクロックでデータノ〈ノブァメモ
リ６にｉ’：［ＩＡされたｎビットのデータを読み出し
、セレクタ９にｌ袴る０又一方デイレイ＋美出器１２に
てｍの値がｎ＋１よシ大きいか等しい場合はスタックイ
ングビノト・速度調整命令ビット送出器１３より速度調
整命令ビットｂ１（これをルベルＯレベルにするかは後
述する）及びスタックビットの有無を通知するビｙ ）
ｂｚを０レベルとし、スタックビットｂ３はなしで送
出し、ｍの値がｎ＋１より少さい時は速度調整ピッ）ｂ
ｌ及びスタックビットの有無を通知するビットｂ２をル
ベルとし、スタックヒツトｂ３をセレクタ９に送出し、
エレメントカウンタ１５のカウント値がスタックヒツト
ｂ３有シの場合はｎ＋４で、スタックビットｂｓがない
場合はｎ＋３でスタート・ストップビット送出器１４よ
シストノブビット・スタートビットをセレクタ９に送出
し、セレクタ９にて第３図既トｏｕｔの如き調歩式デー
タとして受信データ・リタイミング回路１０に送り、第
１図の調歩式同期データ端末３にて確実に読めるようリ
タイミングして第３図のＲＤｏｕｔに示す調歩式データ
として送信する０ 以上のことによシ、同期式データ端末１よシの送イｇタ
イミングクロックＲＴと非同期データ送信タイミングク
ロック発生器１６のクロックとのずれを補正して同期式
データＲＤｉｎと調歩式データＲＤ−ｏｕｔ足同期させ
る。
次に第１図に示ず調歩同期式データ端末３からの調歩式
データＳＤ ｉｎを同期データＳＩ）ｏｕｔに変換する
際の動作を説明する。
データＳＤ ｉｎを同期データＳＩ）ｏｕｔに変換する
際の動作を説明する。
送られ１きた第４図のＳＤｉｎに示す調歩式データより
スタートビット検出器２０にてスタートビット２９を検
出し、非同期データサンプルクロノク発生器２３及びエ
レメントカウンタ２１全イニシアフイズし、第４図Ｇに
示すエレメントカウンタ２１のカウント値よりデータ書
き込み制帥器２２は、第４図のＦに示すμ目き、付加ビ
ット３１及びストップビット２８及びストップビット２
９の時間、アンド１す」路２７を介して出力する非同期
データランプルクロック発生器２３よりのタロツクをイ
ンヒビノドし、このインヒビノドされた第４図Ｈ Ｉ＋
Ｃ ｉ＜すりＵツク３にて調歩式データＳＤｉｎのデー
タｎビットをデータバッファメモリ１７に書込む。次は
同期式データ端末１より送られてきた同期式データ端末
１にて受信データを読む第４図ＳＴに示す受信タイミン
グクロックをエレメントカウンタ２６にてカウントし、
同期データＳの送出時１：」にｆｚ ｉ’１． ６Ｊ．
’ 、同期ビットＳを送出する時間、アンド回路２８を
介し出力する受信タイミングクロックＳＴをインヒビノ
ドし、このインヒビノドされたクロックにてデータバッ
ファメモリ１７に１込葦れたｎビットのデータを読み出
し、セレクタ１８に送る０又同期データ送出器２５より
同期データ送出時間に同期データＳをセレクタ１８に送
出し第４しｌｓＤｏｕｔに示す如き同期式データとし送
信データ・リタイミング回路１９に送シ同期式データ端
末１にて確実に読み取れるようリタイミングして第４図
のＳＤｏｕｔに示す同期式データとして送信する。
スタートビット検出器２０にてスタートビット２９を検
出し、非同期データサンプルクロノク発生器２３及びエ
レメントカウンタ２１全イニシアフイズし、第４図Ｇに
示すエレメントカウンタ２１のカウント値よりデータ書
き込み制帥器２２は、第４図のＦに示すμ目き、付加ビ
ット３１及びストップビット２８及びストップビット２
９の時間、アンド１す」路２７を介して出力する非同期
データランプルクロック発生器２３よりのタロツクをイ
ンヒビノドし、このインヒビノドされた第４図Ｈ Ｉ＋
Ｃ ｉ＜すりＵツク３にて調歩式データＳＤｉｎのデー
タｎビットをデータバッファメモリ１７に書込む。次は
同期式データ端末１より送られてきた同期式データ端末
１にて受信データを読む第４図ＳＴに示す受信タイミン
グクロックをエレメントカウンタ２６にてカウントし、
同期データＳの送出時１：」にｆｚ ｉ’１． ６Ｊ．
’ 、同期ビットＳを送出する時間、アンド回路２８を
介し出力する受信タイミングクロックＳＴをインヒビノ
ドし、このインヒビノドされたクロックにてデータバッ
ファメモリ１７に１込葦れたｎビットのデータを読み出
し、セレクタ１８に送る０又同期データ送出器２５より
同期データ送出時間に同期データＳをセレクタ１８に送
出し第４しｌｓＤｏｕｔに示す如き同期式データとし送
信データ・リタイミング回路１９に送シ同期式データ端
末１にて確実に読み取れるようリタイミングして第４図
のＳＤｏｕｔに示す同期式データとして送信する。
この時ディレィ検出器２４ではエレメントカウンタ２１
の第４図Ｇのｌに示すカウント値が、同期データ送出器
２５よりの同期データ送出時間に例えば２より大きい時
は第３図のＲＤｏｕｔの速度調整命令ヒツトｂ、をルベ
ルとし、２に等しいか少さい１時はＯし ルとするよう
、スタノクイングピット・１ホ度潤整命令ヒ諏ト送出器
１３；に制瞬して送出さす○ これを受けた第１図の調歩式同期データ端末３（ｄ ；
Ｈ（ｉ 凝調姑命令ビットｂ、がルベルの時は送出する
第４し′］の５Ｉ）ｉｎに示す調歩式データのスタック
ヒントの毛無を通知するピノ）ａ２をＯレベルとしスタ
ックヒントａ、はなしで送出し、速度調整貼合ビットｂ
＋が０レベルの時はスタックヒントの有無をχつ知する
ピノ）ａ２をルベルとし７スタノクビ・）ａ３を刀ＩＩ
え送出する。
の第４図Ｇのｌに示すカウント値が、同期データ送出器
２５よりの同期データ送出時間に例えば２より大きい時
は第３図のＲＤｏｕｔの速度調整命令ヒツトｂ、をルベ
ルとし、２に等しいか少さい１時はＯし ルとするよう
、スタノクイングピット・１ホ度潤整命令ヒ諏ト送出器
１３；に制瞬して送出さす○ これを受けた第１図の調歩式同期データ端末３（ｄ ；
Ｈ（ｉ 凝調姑命令ビットｂ、がルベルの時は送出する
第４し′］の５Ｉ）ｉｎに示す調歩式データのスタック
ヒントの毛無を通知するピノ）ａ２をＯレベルとしスタ
ックヒントａ、はなしで送出し、速度調整貼合ビットｂ
＋が０レベルの時はスタックヒントの有無をχつ知する
ピノ）ａ２をルベルとし７スタノクビ・）ａ３を刀ＩＩ
え送出する。
この１９にして調歩同犀ｊ式データ昂″１１未３と同期
式データ犀１１末１よりの受信タイミンククロックＳＴ
とのずれｋ ’ｉ’：ｌｉ ｆ、 Ｌ、ｆｉＮ、１要式
デーｚｓＤｉｎと同期式データ５Ｄｏｕｔを同Ｊ９ｔさ
せる。
式データ犀１１末１よりの受信タイミンククロックＳＴ
とのずれｋ ’ｉ’：ｌｉ ｆ、 Ｌ、ｆｉＮ、１要式
デーｚｓＤｉｎと同期式データ５Ｄｏｕｔを同Ｊ９ｔさ
せる。
以上により、同屁１シ式テータ端末１と調歩同期式戸−
り７ｉ未３との通信が町１走になる。面同期式データ・
バ１．：木１１’：ｉデ り上ラムであっても勿市Ｊよ
い。
り７ｉ未３との通信が町１走になる。面同期式データ・
バ１．：木１１’：ｉデ り上ラムであっても勿市Ｊよ
い。
（ｆ、１ ミｉｉ； ｌｊｉ、ｉ のづ）；ノ１ち１
、式によれば、同期式データと調歩式データとの同期が
とれるので同期式データ端末と調歩同期式データ端末と
の遠隔通信が可能になる。
、式によれば、同期式データと調歩式データとの同期が
とれるので同期式データ端末と調歩同期式データ端末と
の遠隔通信が可能になる。
第１図は本発明のデータ通信方式の一実施例構成図、第
２図は本発明の変換回路の一実施例構成図、第３図は第
２図における同期式データ端末からの同期データを調歩
データに変換する過程の説明図、第４図は第２図におけ
る調歩同期式データ端末からの調歩データを同期データ
に変換する過程の説明図である。 図中１は同期式データ端末、２は変換回路、３は調歩同
期式データ端末、４は同期ビット検Ｗ器、５．１５，２
１．２６はエレメントカウンタ、６．１７はデータバッ
ファメモ’Ｊ、７，８，２７．２８はアンド回路、９，
１８はセレクタ゛、１０は受信データリタイミング回路
、１１はデータ出力制御器、１２゜２４はディレィ検出
器、１３はスタツヒイングビット・速吸眺整命情ビット
送出器、１４はスタート・ストップビット送出器、１６
は非同期送信タイミングクロック発生器、１９は送信デ
ータ・リタイミング回路、２０はスタートビット検出器
、２２はデータ書込み制（Ｉｉｌ器、２３は非同期デー
タサンプルクロック発生器、２５は同期データ送出器、
２８はストップビット、２９はスタートビット、３０．
３１は付加ビットを示す。
２図は本発明の変換回路の一実施例構成図、第３図は第
２図における同期式データ端末からの同期データを調歩
データに変換する過程の説明図、第４図は第２図におけ
る調歩同期式データ端末からの調歩データを同期データ
に変換する過程の説明図である。 図中１は同期式データ端末、２は変換回路、３は調歩同
期式データ端末、４は同期ビット検Ｗ器、５．１５，２
１．２６はエレメントカウンタ、６．１７はデータバッ
ファメモ’Ｊ、７，８，２７．２８はアンド回路、９，
１８はセレクタ゛、１０は受信データリタイミング回路
、１１はデータ出力制御器、１２゜２４はディレィ検出
器、１３はスタツヒイングビット・速吸眺整命情ビット
送出器、１４はスタート・ストップビット送出器、１６
は非同期送信タイミングクロック発生器、１９は送信デ
ータ・リタイミング回路、２０はスタートビット検出器
、２２はデータ書込み制（Ｉｉｌ器、２３は非同期デー
タサンプルクロック発生器、２５は同期データ送出器、
２８はストップビット、２９はスタートビット、３０．
３１は付加ビットを示す。
Claims (1)
- 第１のデータ端末と、該第１の端末とは異々った同期機
能を有する第２のデータ端末との間に、該第１のデータ
端末からの同期データを該第２のデータ端末が有する同
期機能に応じたデータに変換するとともに、該第２のデ
ータ端末からの同期データを該第１のデータ端末が有す
る同期機能に応じたデータに変換する変換手段を設け、
該第１のデータ端末と該第２のデータ端末間でデータ通
信を行うことを特徴とするデータ通信方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069381A JPS59194551A (ja) | 1983-04-20 | 1983-04-20 | デ−タ通信方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58069381A JPS59194551A (ja) | 1983-04-20 | 1983-04-20 | デ−タ通信方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59194551A true JPS59194551A (ja) | 1984-11-05 |
Family
ID=13400937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58069381A Pending JPS59194551A (ja) | 1983-04-20 | 1983-04-20 | デ−タ通信方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59194551A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0197313A2 (de) * | 1985-04-04 | 1986-10-15 | Siemens Aktiengesellschaft | Verfahren zur Speicherung von für einen Teilnehmer eines Kommunikationssystems bestimmte Sprachmitteilungen in einer zentralen Speichereinheit |
| JPH024340U (ja) * | 1988-06-23 | 1990-01-11 | ||
| JPH0415334U (ja) * | 1990-05-28 | 1992-02-07 | ||
| JPH05292569A (ja) * | 1992-04-09 | 1993-11-05 | Matsushita Electric Ind Co Ltd | 送受信システム |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5230304A (en) * | 1975-09-04 | 1977-03-08 | Nippon Telegr & Teleph Corp <Ntt> | Asynchronous terminal connection method |
| JPS5590158A (en) * | 1978-12-27 | 1980-07-08 | Fujitsu Ltd | Adapter for start-stop circuit connection |
-
1983
- 1983-04-20 JP JP58069381A patent/JPS59194551A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5230304A (en) * | 1975-09-04 | 1977-03-08 | Nippon Telegr & Teleph Corp <Ntt> | Asynchronous terminal connection method |
| JPS5590158A (en) * | 1978-12-27 | 1980-07-08 | Fujitsu Ltd | Adapter for start-stop circuit connection |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0197313A2 (de) * | 1985-04-04 | 1986-10-15 | Siemens Aktiengesellschaft | Verfahren zur Speicherung von für einen Teilnehmer eines Kommunikationssystems bestimmte Sprachmitteilungen in einer zentralen Speichereinheit |
| JPH024340U (ja) * | 1988-06-23 | 1990-01-11 | ||
| JPH0415334U (ja) * | 1990-05-28 | 1992-02-07 | ||
| JPH05292569A (ja) * | 1992-04-09 | 1993-11-05 | Matsushita Electric Ind Co Ltd | 送受信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2863771B2 (ja) | 同期直列インターフェイスの再同期化方法及び回路 | |
| US3456239A (en) | Block synchronization circuit for an error detection and correction system | |
| JPS59194551A (ja) | デ−タ通信方式 | |
| US5721891A (en) | Detection of N length bit serial communication stream | |
| EP3671720A1 (en) | Real-time on-chip data transfer system | |
| JPH0149062B2 (ja) | ||
| JP3085448B2 (ja) | 通信システム | |
| JP4671867B2 (ja) | 鉄道信号システム用伝送回路 | |
| JP2698287B2 (ja) | 調歩同期方式通信のための受信回路 | |
| JP2699754B2 (ja) | フレーム同期式データ転送システム | |
| EP1480370B1 (en) | Transmission data frame synchronization method and transmission data frame synchronization circuit | |
| JPS59125141A (ja) | バツフアメモリ回路 | |
| JPS616949A (ja) | 同期制御方式 | |
| JPS597252B2 (ja) | 信号中継装置 | |
| JP2919212B2 (ja) | セルシーケンス同期回路の遅延減少方式 | |
| JP2006067145A (ja) | 全２重の３線同期式シリアル通信方法およびその装置 | |
| JPH04144442A (ja) | 伝送データの検出方式 | |
| JPH0636516B2 (ja) | デ−タ転送方式 | |
| JPH04111648A (ja) | データ転送システム | |
| JPH06177941A (ja) | ホーム・バス・コントローラ | |
| JPH0354939A (ja) | インターフェース制御方法 | |
| JPH02156743A (ja) | フレーム同期保護方式 | |
| JPH05336099A (ja) | Ａｔｍセル先頭同期方法 | |
| JPS5980038A (ja) | デ−タ処理装置 | |
| JPH0412662B2 (ja) |