JPS59193618A - デイジタル−アナログ変換方式 - Google Patents

デイジタル−アナログ変換方式

Info

Publication number
JPS59193618A
JPS59193618A JP6695183A JP6695183A JPS59193618A JP S59193618 A JPS59193618 A JP S59193618A JP 6695183 A JP6695183 A JP 6695183A JP 6695183 A JP6695183 A JP 6695183A JP S59193618 A JPS59193618 A JP S59193618A
Authority
JP
Japan
Prior art keywords
converter
digital
terminal
constant current
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6695183A
Other languages
English (en)
Inventor
Yoshimi Iso
佳実 磯
Nobutaka Amada
信孝 尼田
Harushige Nakagaki
中垣 春重
Toshifumi Shibuya
渋谷 敏文
Masafumi Nakamura
雅文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6695183A priority Critical patent/JPS59193618A/ja
Publication of JPS59193618A publication Critical patent/JPS59193618A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66Digital/analogue converters
    • H03M1/74Simultaneous conversion
    • H03M1/78Simultaneous conversion using ladder network
    • H03M1/785Simultaneous conversion using ladder network using resistors, i.e. R-2R ladders

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (利用分野) 本発明は、直列制御によるディジタル−アナログ変換器
に係わり、%にディジタルプリアンプの音量調整に好適
なディジタル−アナログ変換方式() 近年、オーディオにおいてはVTRを利用したPCMオ
ーディオプロセッサ、ディジタルオーディオディスクが
発売された。またコンパクトカセットテープを利用した
ディジタルオーディオテープレコーダ、衛星放送を利用
したディジタルチューナが発表された。このように、最
近はソースのディジタル化が進んでいる。
ディジタル信号を利用する最大の長所はアナログ信号と
異り、糸を通すことによる音質の劣化がないことである
。このため、現在アナログで構成されているプリアンプ
でのトーンコントロール、音量調整等もディジタル信号
のまま制御し、音質劣化を招かないディジタルプリアン
プ化が望まれている。
トーンコントロールはディジタルフィルタによる方法が
ほぼ確立されており、音量調整についてもディジタル乗
算による方法が析案され℃いる。
以下、ディジタル乗算による音量調整について説明する
。簡単のため、サンプリングされたオーディオ信号の量
子化数を4ビツトとする。また音量調整用制御信号も簡
単の為4ビツトとする。
4ビツトで音量を制御した場合’1111’のときがユ
即ち−0,6dBであり、 ”oooo。
6 のときか−B−即ち−■となる。その間15ステップで
あり ’1000’ のときが1即ち−6dB。
6 ’0001’ のときかヨ、即ち一24dBとなる。
4ビツトの音量調整用制御信号に対する減衰量を第1表
に示す。第1表に示されているようK。
第   1   表 4ビツトでは一24dBから1ステツプで一■となって
しまうため、−50dBや一60dB等を設定するには
ピット数を増加させる必要がある。
さて、第1図に、従来のディジタル乗算方式音素調整回
路のブロック図を示す。
第1図圧おいて、1はサンプリングタイミング信号、2
はサンプリングされたディジタルオーディオ信号入力回
路、6はディジタル乗算回路である。また、4は音量調
整用制御信号入力回路、5はラッチ回路、6はディジタ
ル−アナログ変換器(以下D/A変換器と略す)1,7
はローパスフィルタである。
このようなディジタル乗算方式音量調整回路において、
いまディジタルオーディオ信号入力回路2から’101
1’ 即ち11という信号が入力されとする。この時、
音量調整用制御信号入力回路4からフルボリー−ム’1
111’即ち15が入力されれば乗算器乙の出力は、第
2図に示されているよ5に、#10.100101”即
ち165という8ビツトの数値となる。一方、制御人力
4が’1ooo’  となれば、乗算器6の出力は’0
1011000’ となる。さらに、制御人力4が’0
001”のときは、乗算器乙の出力は’0000101
1’  となる。
このように乗算器6の出力は8ビツトの数値となり、も
との入力情報1011’は欠落することなくラッチ5に
サンプリングタイミングパルス1でラッチされる。ラッ
チ5にラッチされた信号は8ピツ)D/A変換器6.ロ
ーパスフィルタ7を介してアナログ信号に変換される。
上記のように、ディジタルオーティオ信号4ビット、音
量制御信号4ビツトでD/A変換器6が8ビツトの場合
は全く問題はない。しかし、ディジタルオーディオディ
スクでは、ダイナミックレンジ・歪率を確保するために
ディジタルオーディオ信号には16ビツト使用している
。また音量調整を一96dBまで行うと仮定すれば、音
量調整制御信号も16ビツト必要となる。したがって、
ディジタル乗算回路3の出力は32ビツトとなる。
゛  まだ、D/A変換器6も32ピツトタイプが必要
となる。
ところが現状の量産技術では16ビツトノD/A変換器
が限界である。32ビット精度というのは282:11
即ち4.3 X in” : 1を正確に得る必要があ
り非常に困難である。
このため16ビツト系の乗算では、32ビツトの乗算結
果のうち上位16ビツトだけをとってD/A変換すると
いう方法が考えられている。しかしこの方法では、音量
をしぼったときに、−6dBにつき1ビツトの割合で下
位ビットのデータが切りすてられることになり、リニア
リティが損われる欠点がある。なお、上記のように、−
6dBにつき1ビツトの割合で下位ビットのデータが切
り捨てられるのは、音量を一6dB低下させる毎罠、入
力信号と音量制御信号の積が1ビツトずつ下位桁にシフ
トしていくことから明らかであろう。
(目  的) 本発明の目的は、上記した従来技術の欠点を解消し、デ
ィジタルアンプの音量調整に好適なり/A変換方式を提
供するにある。また、他の目的は、リニアリティの良い
音量調整回路に用いて好適なり/A変換方式を提供する
にある。
(概 徴) 本発明の特徴は、ディジタル入力の数値に対応した電流
又は電圧を出力する第1のD/′A変換器、および該第
1のD/A変換器の変換の基準となる定電流量を制御す
る制御用ディジタル信号を入力とする第2のD/A変換
器を具備した点にある。
(実施例) 以下、本発明の一実施例を第3図により説明する。第5
図圧おいて、11は周知の抵抗ラダー形D/A変換器か
らなる第1のD/A変換器である。
この抵抗ラダー形D/A変換器11はR−2R方式とも
いわれるように、Rと2Rの抵抗値だけでラダー回路が
構成されており、Rと2Rの接続点から右側を見た時の
抵抗値がすべて2Rとなっている。
いま、定電流端子14の定電流量を2工とするとMSH
のスイッチ側、即ち、スイッチ15には工の電流が流れ
、スイッチ16にはTI、スイッチ17には+1の電流
が流れる。12は16ビツトのディジタル信号入力端子
であり、該端子12の情報例よってMSBよりスイッチ
15゜+6.’  +7 ・・・・・・18を切り換え
ている。こうして出力端子16には、ディジタル信号入
力端子12のディジタル入力に応じた電圧が出力される
さて、ラダー形D/A変換器11におい(、定電流端子
14の定電流J12Iを変化させれ4?、ディジタル信
号入力端子12の情報を損うことなく、即ちす二アリテ
ィよく出力電圧13を変化させることができる。
定電流端子14の定電流量は第2の電流出力型のD/A
変換器21の出力23を定電流端子14に接続し、音量
調整制御信号を第2のD/A変換器21のディジタル入
力端子22に入力することにより変化させることができ
る。第2のD/A変換器21の定電流量24を2Hに設
定すると、フルボリュームのとき定電流端子14の定電
流量は2工となる。
ここで、第2のD/A変換器21は音量調整用であり、
一度設定すれば定電流を出力するだけある。このため、
電流ドリフトさえなげれば、再生音のりニアリテイは第
1のD/A変換器11のみによって決まる。つまり、第
2のD/A変換器2Iは単調性と電流ドリフトの特性が
良いことが要求されるだけであり、リニアリティ(まさ
ほど要求されない。
一般に、プリアンプのボリュームはOdBから2dBス
テツプで一34dB程度まで下げ、その後は10 dB
ステップで一80dBか一90dBまで下げることとな
っている。用いられている接点の数は22接点〜25接
点である。これをディジタルで実現するには、16ビノ
トで制御する必要はな(5ビツトの折線制御で十分であ
る。ダイナミックレンジのみ16ビノト分を確保すれば
よ(1゜ 第4図に音量調整を5ピントとした場合の例を示す。第
4図において、11は第3図と同じ第1のD/A変換器
であり、61は5ピント折線力式の第2のD/A変換器
である。62は5ビツトの音量調整用信号入力端子であ
り、66は5→ろ2デコーダであり、その出力は62個
のスイッチを制御している。R1””’R32は所望の
減衰特性に合わせて決定されている。
第5図は第4図に示した第2のD/A変換器61の特性
の一例である。横軸は5ビット即ち62の音量制御用デ
ィジタル入力値であり、縦軸は電流出力である。31〜
11までは一2dBのステップで減衰し、11〜2まで
は一5dBステップ、2〜0は一10dBステップで減
衰させている。第5図に示す特性ではD/A変換器の特
性としてはりニアリテイが悪いが、音量調整には適した
特性である。
第2のD/A変換器61の特性を第5図のようにするこ
とにより5ビツトの入力で音量変化のダイナミックレン
ジを100dBとすることができ、第1のD/A変換器
11のリニアリティを損うことはない。
また第6図に第2のD/A変換器61 の他の具体例を
示す。第6図においては2dB、5dB。
10dBとそれぞれブロック分けした重み抵抗形D/A
変換器を構成しており、11個のスイッチは5ビツトの
データ人力62に応じてデコーダ33でデコードして制
御している。
なお、以上の実施例は、第1のD/A変換器口はR−2
Rラダー形について説明したが、電流積分型であっても
全く同様である。
(効 果) 以上のように、本発明によれば、第1の16ビツ) ’
D / A変換器と第2のD/A変換器を組み合わせて
いるので、本発明のD/A変換器を用いてディジタルプ
リアンプの音量調整回路をつくると、リニアリティを損
うことなく音量調整ができるという効果がある。
【図面の簡単な説明】
第1図は従来のディジタル乗算型音量MJ¥整回路のブ
ロック図、第2図はオーディオ信号と制御入力の乗算の
説明図、第6図は本発明の一実施例の回路図、第4図は
本発明の他の一実施例の回路図、第5図は第2のD/A
変換器の特性図、第6図は第2のD/A変換器の他の具
体例を示す回路図である。 11・・・第1のD/A変換器、  12・・・ディジ
タル信号入力端子、  16・・・出力端子、  14
・・・定電流端子、  15〜+8・・・スイッチ、 
 21・・・第2のD/A変換器、 22・・・ディジ
タル信号入力端子、  62・・・音量調整用信号入力
端子、66・・・デコーダ 代理人弁理士 平 木 道 人 矛 1 囮 牙 2 霞 口g回 −互■「這扉万回 25図 音1鴇り錘アテーン′りIし入力

Claims (2)

    【特許請求の範囲】
  1. (1)ディジタル入力の数値に対応した電流または電圧
    を出力する第1のディジタル−アナログ変換器、および
    該第1のディジタル−アナログ変換器の変換の基準とな
    る定電流量を制御する制御用ディジタル信号を入力とす
    る第2のディジタル−アナログ変換器を具備したことを
    特徴とするディジタル−アナログ変換方式。
  2. (2)前記第2のディジタル−アナログ変換器は、折線
    制御方式であることを特徴とする特許の範囲第1項記載
    のディジタル−アナログ変換方式。
JP6695183A 1983-04-18 1983-04-18 デイジタル−アナログ変換方式 Pending JPS59193618A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6695183A JPS59193618A (ja) 1983-04-18 1983-04-18 デイジタル−アナログ変換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6695183A JPS59193618A (ja) 1983-04-18 1983-04-18 デイジタル−アナログ変換方式

Publications (1)

Publication Number Publication Date
JPS59193618A true JPS59193618A (ja) 1984-11-02

Family

ID=13330829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6695183A Pending JPS59193618A (ja) 1983-04-18 1983-04-18 デイジタル−アナログ変換方式

Country Status (1)

Country Link
JP (1) JPS59193618A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102547523A (zh) * 2011-12-15 2012-07-04 无锡中星微电子有限公司 一种音量调节的方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5457855A (en) * 1977-09-23 1979-05-10 Analogic Corp Logarithmic ad converter
JPS5474667A (en) * 1977-11-26 1979-06-14 Nippon Telegr & Teleph Corp <Ntt> Level adjustment system
JPS5534536A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Digital-analog converter
JPS5762625A (en) * 1980-10-03 1982-04-15 Nec Corp Integrated circuit device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5457855A (en) * 1977-09-23 1979-05-10 Analogic Corp Logarithmic ad converter
JPS5474667A (en) * 1977-11-26 1979-06-14 Nippon Telegr & Teleph Corp <Ntt> Level adjustment system
JPS5534536A (en) * 1978-08-31 1980-03-11 Fujitsu Ltd Digital-analog converter
JPS5762625A (en) * 1980-10-03 1982-04-15 Nec Corp Integrated circuit device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102547523A (zh) * 2011-12-15 2012-07-04 无锡中星微电子有限公司 一种音量调节的方法及装置

Similar Documents

Publication Publication Date Title
US5046107A (en) Input level adjusting circuit
JP2573850B2 (ja) アナログ−デイジタル変換装置
CA1214998A (en) Digitally processed gain control device
JPH01231510A (ja) 出力レベル制御装置
US4818996A (en) Digital-to-analog converting circuit
US5263092A (en) Digital volume control circuit
JPS59193618A (ja) デイジタル−アナログ変換方式
US4745298A (en) Signal selection circuit
US5157396A (en) D/a conversion apparatus
EP0999646B1 (en) Apparatus for transmitting and reproducing a digital audio signal
JP4007151B2 (ja) 音量調整回路
JP2002141802A (ja) A/d変換装置
JPS6347290B2 (ja)
JP2579555B2 (ja) ディジタル/アナログ変換装置
JP3089476B2 (ja) オーディオ信号の量子化誤差低減装置
JPS6347289B2 (ja)
JPS6347288B2 (ja)
JPH01133424A (ja) Da変換回路
JPH0654395A (ja) デジタルオーディオ信号変換装置
JP3204403B2 (ja) デイジタル信号処理回路
JPH06252861A (ja) 音声信号伝送方法及び音声信号伝送装置
JPS6251816A (ja) オ−デイオ信号のレベル調整装置
JPS6382130A (ja) デジタルオ−デイオ再生方式
JP2574483B2 (ja) 混合装置
JPH0566768B2 (ja)