JPS59191380A - 半導体装置とその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は超高速性に優れ、かつ高密度集積化に適したバ
イポーラ　トランジスタの新規な構造とその製造方法に
関するものである。

周知のようにバイポーラ　トランジスタは現在実用化さ
れている最も高速な集積回路における能動素子であシ、
なおその高速化の改良が追求されている。高集積化を指
向する集積回路においては、チップ当りに許容される消
費電力が制限されるため通常、回路の負荷抵抗が大きく
選ばれ、これと素子内に含まれる容量との時定数が基本
回路の速度を規制する。したがって高速化のだめには特
に寄生容量等寄生要素の可及的低減が不可欠である。

以下図面を用いて従来構造の基本的問題点と本発明の効
果を詳述する。

第１図は従来のシリコン　バイポーラ　トランジスタの
基本構造を示す断面図である。１０１は低不純物濃度の
ｐ型シリコン結晶基板、１０２はコレクタ抵抗低減のだ
め基板結晶中に埋めこまれた低抵抗ｎ型埋込み領域、１
０３は素子間分離領域の表面に選択酸化法によシ形成さ
れた二酸化珪素膜、１０４は素子間の電気的分離を完全
にするだめのｐ層領域、１０５はエピタキシャル結晶成
長法によシ形成されるｎ型コレクタ領域、１０６は該ｎ
型領域中に形成されたｐ型内部ベース領域、１０７は外
部ベース領域と呼ばれ、ベース電極１１０と前記内部ベ
ース領域との間の寄生的抵抗を低減するだめの低抵抗ｐ
層領域、１０８は低抵抗ｎ型エミッタ領域、１０９は該
エミッタ領域とオーム性接触を形成するエミッタ電極、
そじて１１１はコレクタ領域とオーム性接触を形成する
コレクタ電極である。トランジスタ作用を生ずる本質的
な領域はエミッタ領域１０８とコレクタ領域１０５が対
向する点線にて囲まれた領域であシ、それ以外の領域、
即ち外部ベース領域等はベースお′よびコレクタ領域へ
のオーム性接触を実現するためには付随する寄生的構造
であシ、該構造に伴う寄生容量、寄生抵抗の低減がキャ
リヤのベース領域走行時間等素子の本質的な動作速度を
高めることと共に重要である。また高密度集積化を達成
するためには前記寄生構造の占める面積を極小化するこ
とが必要である。

上記従来構造において高速化を妨げ、極小化が望まれて
いる寄生要素を記述すれば、まず外部ベース領域７とコ
レクタ領域間の寄生的容量、低抵抗ｎ型埋込み領域１０
２とｐ型基板との間の接合容量、およびベース電極１１
０と内部ベース領域間の外部ベース抵抗があシ、これら
の可及的低減が該分野における当面する技術課題である
。

またトランジスタの本質的部分に関しては、まず少数の
キャリヤのベース層走行時間を短縮するため、ペース層
厚さの低減が追求されている。現在の高速トランジスタ
においては０．１μｍ程度に微細化されつつある。他の
設計社項はエミツタ幅に関するものである。内部ベース
領域の抵抗と、エミッタおよびコレクタ接合に沿って流
れるベース電流は内部ベース領域内における電位分布を
発生し、このためエミッタよシベースに注入される少数
キャリヤによるエミッタ電流はベース電極側のエミッタ
接合領域に集中する。この効果は該周辺より離れたエミ
ッタ接合領域は単に接合容量を発生するのみでトランジ
スタ作用に本質的な上記エミッタ電流に有効に寄与しな
い領域である事を意味し、エミッタ　ストライプ幅を可
及的に小ならしめる事も要求されている。しかるに該エ
ミッタ　ストライプ幅は従来構造においてはリングラフ
ィ技術および加工技術の精度に依存するため、これら技
術の進歩と共に次第に低減されつつあるが、現在なお１
〜２μｍ、程度にとどまっておシ、その一層の微細化は
次第に困難の度を高めている。また第１図から明らかな
よう゛に寄生構造領域の占めるウェハ表面面積は点線に
て囲まれたトランジスタ動作に本質的な領域の面積に較
べて大きく、幾何学的にも高密度集積化のだめの大きな
障害になっている。

従来知られている横型バイポーラ　トランジスタの構造
例を第２図に示す。この図において２０１および２０２
は夫々不純物の拡散によシ形成されたｐ型エミッタおよ
びコレクタ領域、２０３はｎ型ベース領域、２０４．　
２０５．　２０６は夫々エミッタ、ベー、スおよびコレ
クタ電極、そして２０７は表面二酸化殊素膜である。該
構造においてはエミッタおよびコレクタ領域の形成方法
および図よシ明ら埼１なように対向するエミッタおよび
コレクタ間の内部ベース領域の厚さを薄くかつ均一に形
成する事が困難であシ、また該内部ベース領域に隣接し
てベース電極をエミッタ電極およびコレクタ電極間に形
成する事が出来ないためベース電極２０５は内部ベース
領域よシ離れた位置に形成され大きなベース抵抗を有し
ている。またエミッタおよびコレク夕接合においては互
に対向するトランジスタ動作に有効な部分の４面積は小
さく、大きな寄生的構造とそれに使う大きな寄生的容量
を有している。これらのため該従来構造は前述の超高速
化必要性を満さず、横型バイポーラ　トランジスタは超
高速トランジスタとしては全く検討されていない。

本発明はエミッタよｐベースに注入され、コレクタに至
る少数キャリヤの移動方向が実質的に結晶主表面に平行
な横型構造を有し、かつ超高速化尚密度集積化に適した
バイポーラ　トランジスタを含む半導体装置とその製造
方法を提供することを目的とする。

第３図は本発明による超高速化に適した横型ノくイボー
ラ　トランジスタの新規な構造の一実施例を示す断面図
である。該構造は後記の製造方法により容易に実現可能
なものであるが、以下バイポーラ　トランジスタとして
の該構造を図面を用いて説明する。３０１はシリコン単
結晶基板、３０２はトランジスタ形成領域の下面および
周囲を囲む二酸化珪素領域、３０３は低抵抗ｎｍエミッ
タ領域、３０４はエミッタ領域′３０３に隣接するｐ型
ベース層領域、３０５は該ベース領域３０４に隣接し、
ベース電極との間で低抵抗のオーム性接触を形成する極
小化されたｐ屋外部ベース領域、３０６はベース領域３
０４に隣接するｎ型コレクタ領域、３０７はコレクタ電
極３１１との間で低抵抗のオーム性接触を形成するため
の低抵抗ｎ型領域、そして３０９．　３１０゜３１１は
夫々エミッタ、ベースおよびコレクタ電極である。３１
２はウエノ・表面に形成された二酸化珪素等の絶縁膜で
ある。

以下に本構造が超高速集積回路用バイポーラトランジス
タとして好ましいものであることを述べる前に、該基本
構造を実現する製造方法について図面を用いて詳述する
。第４図は本製造方法の一実施例における主要な工程を
段階的に示したものである。まず４３図に示される如く
、シリコン単結晶基板４０１の表面に熱酸化又はＣＶＤ
等の通常技術によシ厚さ１μｍ程度の二酸化珪素膜４０
２を形成し、該膜上に形成されたアモルファス又は多結
晶シリコン膜の帯溶融法又はラテラル　エピタキシー法
等のＳ　ＯＩ　（Ｓｉｌｉｃｏｎ　Ｏｎ　Ｉｎ５ｕｌａ
ｔｏｒ　）技術によシ厚さ約０．５μｍの単結晶シリコ
ン膜４０３を形成する。該単結晶膜は砒素等拡散係数の
小なる不純物がＩＱ”　ａｍ、−３程度の高濃度に添加
されたｎ型の低比抵抗の膜である。

次に４ｂ図に示される如り、トランジスタ形成領域以外
の該表面単結晶膜４０３は周知の選択酸化法によシ酸化
され、トランジスタ形成領域はその下面および周囲を二
酸化珪素等の絶縁膜４０２．４０２’にて囲まれた構造
となる。

次に４ｃ図に示される如く該試料表面にはＣＶＤ法によ
シ厚さ約０．３μｍの二酸化珪素膜４０４、厚さ約０．
１μｍの窒化珪素膜４０５および約０．２μｍの二酸化
珪素膜４０６が順次形成される。

次にリングラフィ技術および反応性イオンエツチング技
術を用いて４ｄ図に示される如く前記酸化珪素膜４０４
、錆化珪素膜４０５および表面酸化珪素膜４０６の各膜
が部分的に除去される。該除去される領域は後記の如く
、バイポーラ　トランジスタにおけるベースに隣接する
コレクタ領域（第３図における３０６の領域）に相当す
るため、除去される領域の幅は０．６μｍ程度の適当で
ある。

次に該試料表面に厚さ約０．２μｍの窒化珪素膜４０７
をＣＶＤ法により形成しく４ｅ図）、反応性イオンエツ
チングによｐＡｆ図の如く表面絶縁膜（４０４、４０５
、４０６）の側壁に形成された部分を残して除去する。

次に４ｇ図の如く開口領域のシリコン単結晶膜４０３を
除去し該膜中に溝を形成し更に該シリコン単結晶膜の露
出した側壁に加熱酸化によシ厚さ約０．２μｍの二酸化
珪素膜４０８を形成する。

次に一方の側壁上の二酸化珪素膜４０７を写真蝕刻技術
によシ腐蝕除去した後、再び露出したシリコン単結晶膜
４０３の側面よる硼素を約１０２０７−３の表面濃度に
拡散させ、硼素を含む領域４０９を形成する。本工程に
おける酸化膜４０７の除去に伴い該領域近傍の表面に酸
化膜４０６も腐蝕除去され、かくして４ｂ図の構造を得
る。

次に他方のシリコン酸化＃　４０３側壁上の二酸化珪素
および表面二酸化珪素４０６を除去（４ｉ図）した後、
シリコン単結晶４０３中の溝内に減圧ＣＶＤ法によりド
ナー不純物温度約Ｉ　Ｘ　１０”ｃｍ−’のｎ型シリコ
ン単結晶４１０を埋めこみ構造４」図を得る、該エピタ
キシャル工程においては塩酸添加減圧下での成長によシ
絶縁膜表面への成長を抑制しシリコン単結晶側壁を種結
晶とする横方向へのエピタキシャル成長のみを行わせる
事が可能であり、このため溝中へ単結晶膜を埋めこむ事
が可能である。この後膣構造を酸化性雰囲気中で加熱す
る呈によシ該エピタキシャル　シリコン膜４１０の表面
に二酸化珪素膜１１を形成すると同時に領域４０９中の
硼素を拡散させシリコン単結晶領域４１０中に厚約０２
μｍのｐ型層４１２を得る（４に図）。

該ｐ型層４１２はバイポーラ　トランジスタにおけるベ
ース層（第３図における３０４に対応）を、またそれに
隣接するｎ＋シリコン単結晶４０３はエミッタ（第３図
における３０３に対応）を更に該ベース層に隣接するｎ
型エピタキシャルシリコン３４４１０　ｉｄコレクタ（
第３図における３０６に対応）を夫々形成する。

次にベース領域表面の窒化珪素膜４０７を腐蝕除去した
後、該開口表面よシ硼素を拡散し４メ図に示される外部
ベース領域４１３（第３図における３０５に対応）を形
成し、更にエミッタおよびコレクタ領域のシリコン結晶
４０３への開口を形成した後エミッタ４１４、ベース４
１５およびコレクタ４１６の各電極を形成し４ｍ図の完
成されたノくイボーラトランジスタを得る。

また本製造方法の他の実施例として４ａ図に示る。

以下に本構造のバイポーラ　トランジスタが超高速集積
回路用素子として極めて好ましいものであシ、従来構造
において当面する前記全ての技術課題を解決したもので
あることを述べる。まず従来構造におけるエミッタ　ス
トライプ幅の縮小化の要請に関しては、本構造における
該ストライプ幅は第４図におけるシリコン単結晶膜４０
３の厚さに対応するためリソグラフィ技術および加工技
術の梢夏に関する制約を受ける事なり０．５μｍ程度に
は容易に低減する事が可能である。更にベース・コレク
タ嵌合面積は第３図（又は４ｍ図）より明らかなように
実質的にエミッタ・ベース接合面積と同等で必シ、何ら
の余分の奇生的容量も含まれない。甘たトランジスタ領
域はその下方および周囲全て絶縁膜で囲まれているため
素子分離構造に伴う寄生容量も理想的に極小化されてい
る。またベース電極が内部ベース領域に至近位置に形成
されているため外部ベース抵抗も実質的に除去されてい
る。また素子の幾何学的寸法に関してもエミッタ、ベー
スおよびコレクタの各領域が直接的に結晶表向に１舞接
して形成されているために、従来構造におけるコレクタ
の表面へのとシだし構造等が不要となｐ１素子占有面積
も理想的に極小化されたものとなっている。

上記の如く、本発明にて示されたバイポーラトランジス
タ構造は寄生構造をｅｌとんど含まず超高速化を指向す
る性能からも、まだ高密度集積化を指向する素子の小型
からも極めて好ましいものであり、バイポーラ　トラン
ジスタの最終的構造とも言えるものである。

【図面の簡単な説明】

第１図は従来のバイポーラ　トランジスタの基本構造を
示す断面図である。１０１はｐ型シリコン基板結晶、１
０２は低抵抗ｎ型埋込み領域、１０３は表面二酸化珪素
膜、１０４は素子間分離を完全にするだめのｐ層領域、
１０５はｎ型コレクタ領域、１０６はｐ型内部ベース領
域、１０７は低抵抗ｐ屋外部ベース領域、１０８はｎ型
エミッタ領域、１０９゜１１０および１１１は夫々エミ
ッタ、ベースおよびコレクタ電極である。 第２図は従来知られている横型バイポーラ　トランジス
タを示す断面図である。２０１および２０２はｐ型エミ
ッタおよびコレクタ領域、２０３はｎ型内部ベース領域
、２０４　、２０５　、２０６は夫々エミッタ、ベース
およびコレクタ電極、２０７は表面二酸化珪素膜、そし
て２０８はｐ型シリコン単結晶基板である。 第３図は一実施例としての本発明によるシリコンバイポ
ーラ　トランジスタの構造を示す断面図である。３０１
はシリコン結晶基板、３０２は二酸化珪素膜域、３０３
はｎ型エミッタ領域、３０４はｐ型内部ベース領域、３
０５は極小化されたｐ型外部ベース領域、３０６はｎ型
コレクタ領域、３０７は低抵抗０型コレクタ領域、３１
２は表面絶縁膜、そして３０９　、３１０　、３１１は
夫々エミッタ、ベースおよびコレクタ′亀挽である。 第４図は第３図に示された本発明のバイポーラトランジ
スタ構造を実現する主要な製造工程を順次示す断面図で
ある。 ４０１はシリコン結晶基板、４０２は二酸化珪素膜、４
０：３はＳＯＩ技術によ多形成された砒素又はアンチモ
ン等の拡散係数のｌ尚ドナー不純物を約１０２１１１ｍ
　−３含有シリコン単結晶ｊ莫、４０２′はシリコン単
結晶膜４０３を選択酸化することにより形成され／ζ二
Ｍ化珪素１１炉頑域、４０４は二酸化珪素膜、４’０５
は窒化珪素膜、４０６は二酸化珪素膜、４０７は窒化珪
素１１り＝−４０８はシリコン単結晶膜４０３中に加工
された溝の側壁に形成された二酸化珪素膜、４０９は硼
素を約ＩＱ２０ｃｍ−３含有するシリコン単結晶領域、
４１０Ｉｔｉｎ型エピタキシヤル　シリコン単結晶領域
、４１１は嵌面二酸化珪素膜、４１２は領域４０９から
の硼素の拡散によ多形成されるｐ型層領域で本トランジ
スタにおける内部ベースを形成する領域、４１３は表面
家化珪素膜４０７の除去による開口部よシ硼素の拡散に
より形成される極小化された構造を有するｐ型外部ベー
ス領域そして４１４．　４ｔｓおよび４１６は夫々エミ
ッタ、ベースおよびコレクタ電極でめる。 代理人グｒｚ９士白原　　百　′　　　　５ノ ＝、／ 茅２図、 茶３１狽。 ４α　　　　　　　　　　　　４ｄ ４ｂ　　　　　　　　　　　　　　４ｅ４ｃ　　　　　
　　　　　　　　ａｆ ９４ｊ

Claims (2)

【特許請求の範囲】
1. （１）厚さ０．５μｍ以下の薄い内部ベース層を有し、
   エミッタよシベースを経てコレクタに至る小数キャリア
   の移動方向が実質的に結晶主表面に平行な横形バイポー
   ラトランジスタを含む半導体装置において、該トランジ
   スタが側面及び底面を絶縁層で四重ｎだ却結晶半導体層
   中に形成され、しかもそれぞれ半導体層表面から底面丑
   でを貫くエミッタ領域、ベース領域、コレクタ領域がこ
   の順に横形に配置され、かつ前記半導体層表面にそれぞ
   れエミッタ電極、ベース電極、コレクタ電極が形成され
   たことを特徴とする半導体装置。
2. （２）結晶表面に隣接し、その周囲および下面を絶縁層
   で囲まれ拡散係数の小さなドナー不純物を高濃度に含む
   低抵抗ｎ型シリコン単結晶領域を形成する工程、該単結
   晶領域を横切って、その中央部に該シリコン単結晶を除
   去した溝を形成する工程、該溝の一方の側壁よシ前記低
   抵抗ｎ型シリコン単結晶中にアクセプタ不純物を前記低
   抵抗ｎ型領域の導電型がｐ型に変化しない程度の濃度に
   拡散する工程、前記溝中にｎ型シリコン結晶を選択エピ
   タキシャル成長にて埋めこむ工程、前記低抵抗ｎ型シリ
   コン結晶中に拡散させたアクセプタ不純物を熱処理を行
   なって前記溝中に埋めこまれたｎ型シリコンエピタキシ
   ャル結晶中に拡散させ該結晶中にｐ型層を形成する工程
   を具備することを特徴とする半導体装置の製造方法。