JPS59189635A - フリツプチツプ集積回路のバ−ンイン装置 - Google Patents
フリツプチツプ集積回路のバ−ンイン装置Info
- Publication number
- JPS59189635A JPS59189635A JP6513983A JP6513983A JPS59189635A JP S59189635 A JPS59189635 A JP S59189635A JP 6513983 A JP6513983 A JP 6513983A JP 6513983 A JP6513983 A JP 6513983A JP S59189635 A JPS59189635 A JP S59189635A
- Authority
- JP
- Japan
- Prior art keywords
- chip integrated
- integrated circuit
- flip
- burn
- flip chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000013013 elastic material Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000004020 conductor Substances 0.000 abstract description 5
- 239000000919 ceramic Substances 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明はフリップチップ集積回路のバーンイン装置に関
するものである。
するものである。
［従来技術］
フリップチップ集積回路のバーンインは非常に困難であ
り、このため従来はフリップチップ集積回路をバーンイ
ンせずに半導体装置に組込み、組込んだ状態でフリップ
チップ集積回路のチェックを行ない、欠陥のあるフリッ
プチップ集積回路は取替えたり、あるいは取替えが困難
である場合には半導体装置ごと廃棄していた。このため
欠陥のあるフリップチップ集積回路の取替え、あるいは
廃棄により多くの無駄が生じていた。
り、このため従来はフリップチップ集積回路をバーンイ
ンせずに半導体装置に組込み、組込んだ状態でフリップ
チップ集積回路のチェックを行ない、欠陥のあるフリッ
プチップ集積回路は取替えたり、あるいは取替えが困難
である場合には半導体装置ごと廃棄していた。このため
欠陥のあるフリップチップ集積回路の取替え、あるいは
廃棄により多くの無駄が生じていた。
［発明の目的コ
本発明はフリップチップ集積回路のバーンイン装置を提
供覆ることを目的とする。このバーンイン装置によりフ
リップチップ集積回路単独の状態で個々のノリツブチッ
プ集積回路のバーンインを行ない。半導体装置にノリツ
ブチップ集積回路を組込む前に７リツプチツプ集積回路
のチェックを行うことが可能となる。
供覆ることを目的とする。このバーンイン装置によりフ
リップチップ集積回路単独の状態で個々のノリツブチッ
プ集積回路のバーンインを行ない。半導体装置にノリツ
ブチップ集積回路を組込む前に７リツプチツプ集積回路
のチェックを行うことが可能となる。
［発明の構成の要約］
すなわら、本発明のフリップチップ集積回路のバーイン
装置は、基板部と、バーンインする１個のフリップチッ
プ集積回路の通電を必要とする複数個のバンプと当接す
る該基板部表面に突起状に形成された複数個の電極部と
、外部電源に接続するための該基板部に形成された複数
個の端子と、該基板部に形成された該電極部および該端
子を結ぶ複数個の導電部とで構成される少なくとも１組
のテスト回路とで構成され、該基板部および該電極部の
少なくとも一方が柔軟性のある弾性材料で作られた基体
と、該基体の各組の電極部にバーインするフリップチッ
プ集積回路のバンプを当接した状態で該ノリツブチップ
集積回路の該バンプのある反対側の面を押圧する押圧体
とからなることを特徴とするものである。
装置は、基板部と、バーンインする１個のフリップチッ
プ集積回路の通電を必要とする複数個のバンプと当接す
る該基板部表面に突起状に形成された複数個の電極部と
、外部電源に接続するための該基板部に形成された複数
個の端子と、該基板部に形成された該電極部および該端
子を結ぶ複数個の導電部とで構成される少なくとも１組
のテスト回路とで構成され、該基板部および該電極部の
少なくとも一方が柔軟性のある弾性材料で作られた基体
と、該基体の各組の電極部にバーインするフリップチッ
プ集積回路のバンプを当接した状態で該ノリツブチップ
集積回路の該バンプのある反対側の面を押圧する押圧体
とからなることを特徴とするものである。
本発明のバーンイン装置は基体の各テスト回路の電極部
に個々の７リツプチツプ集積回路のバンプを配置し、こ
の状態で押圧体によりバーンインするフリップチップ集
積回路の背面を押圧し、柔軟性のある弾性材料で形成さ
れた電極部あるいは基体を部分的に変形させ各７リツプ
チツプ集積回路のバンプと各テスト回路の電極部とを確
実に接触させ、この状態でバーンインを行なうものであ
る。
に個々の７リツプチツプ集積回路のバンプを配置し、こ
の状態で押圧体によりバーンインするフリップチップ集
積回路の背面を押圧し、柔軟性のある弾性材料で形成さ
れた電極部あるいは基体を部分的に変形させ各７リツプ
チツプ集積回路のバンプと各テスト回路の電極部とを確
実に接触させ、この状態でバーンインを行なうものであ
る。
３発明の詳細な説明
本発明のバーンイン装置を構成する基体は、そのベース
となる板状の基板部と、該基板部の表面に形成された複
数個のテスト回路とで構成される。
となる板状の基板部と、該基板部の表面に形成された複
数個のテスト回路とで構成される。
１組のテスト回路は、１個のフリップチップ集積回路の
通電を必要とする複数個のバンプと当接する複数個の電
極部と、外部電源に接続するための複数個の端子と、該
電極部および端子を結ぶ複数個の電導部で構成されてい
る。電極部は基板上に突設した突起状あるいは突出した
堤状に形成されている。端子は外部電源と接続しやすい
ために基板部の周縁部に形成するのが好ましい。電導部
は誤接触をさけるためその表面に絶縁層を有し、不必要
な電気の短絡が生じないように形成されているのが好ま
しい。この基体において、電導部と基板部のいずれか一
方は柔軟性材料で形成される必要がある。これは、フリ
ップチップ集積回路のバンプと電極部との間に位置関係
のズレが生じている場合でも、全てのバンプと電極部と
を確実に接触させるためである。なお、基板部を柔軟性
のある弾性材料で形成する場合には、この基板部に形成
されている電導部およびこの電導部を覆う絶縁層につい
ても柔軟性を必要とする。柔軟性のある弾性材料として
はゴム等が使用できる。また、柔軟性のある弾性材料で
形成される電極部としては導電性ゴムが使用できる。
通電を必要とする複数個のバンプと当接する複数個の電
極部と、外部電源に接続するための複数個の端子と、該
電極部および端子を結ぶ複数個の電導部で構成されてい
る。電極部は基板上に突設した突起状あるいは突出した
堤状に形成されている。端子は外部電源と接続しやすい
ために基板部の周縁部に形成するのが好ましい。電導部
は誤接触をさけるためその表面に絶縁層を有し、不必要
な電気の短絡が生じないように形成されているのが好ま
しい。この基体において、電導部と基板部のいずれか一
方は柔軟性材料で形成される必要がある。これは、フリ
ップチップ集積回路のバンプと電極部との間に位置関係
のズレが生じている場合でも、全てのバンプと電極部と
を確実に接触させるためである。なお、基板部を柔軟性
のある弾性材料で形成する場合には、この基板部に形成
されている電導部およびこの電導部を覆う絶縁層につい
ても柔軟性を必要とする。柔軟性のある弾性材料として
はゴム等が使用できる。また、柔軟性のある弾性材料で
形成される電極部としては導電性ゴムが使用できる。
バーンイン装置の他の構成要素である押圧体はバーンイ
ンする各フリップチップ集積回路の背面より圧力をか（
プ、フリップチップ集積回路の通電を必要とするすべて
のバンプと基体の表面に形成された電極部とを確実に接
触させるものである。
ンする各フリップチップ集積回路の背面より圧力をか（
プ、フリップチップ集積回路の通電を必要とするすべて
のバンプと基体の表面に形成された電極部とを確実に接
触させるものである。
この抑圧体は金属あるいはセラミックのように剛直体で
もよいし、あるいはゴム板のように柔軟性のある弾性材
料でもよい。また、フリップチップ集積回路の背面がア
ースあるいは電源の一つの端子となっている場合には抑
圧体の７リツプチツプ集積回路と当接する面に電極を形
成する必要がある。
もよいし、あるいはゴム板のように柔軟性のある弾性材
料でもよい。また、フリップチップ集積回路の背面がア
ースあるいは電源の一つの端子となっている場合には抑
圧体の７リツプチツプ集積回路と当接する面に電極を形
成する必要がある。
基体と抑圧体との間に挟持されるフリップチップ集積回
路のガイドとなる枠体を設けることができる。この枠体
は基体および抑圧体から独立した第３の構成材料とする
こともできる。また、この枠体は、基体に固定しても、
あるいは抑圧体に固定してもよい。枠体が基体あるいは
抑圧体に固定される場合には、その枠体を構成する部分
は必ずしも連続している必要はない。なお、この枠体は
バーンインする各７リツプチツプ集積回路のガイドとな
り、基体上におけるフリップチップ集積回路の横方向の
移動を規制し、確実にフリップチップ集梢回路のバンプ
を基体の電極部の上方に案内づるものである。
路のガイドとなる枠体を設けることができる。この枠体
は基体および抑圧体から独立した第３の構成材料とする
こともできる。また、この枠体は、基体に固定しても、
あるいは抑圧体に固定してもよい。枠体が基体あるいは
抑圧体に固定される場合には、その枠体を構成する部分
は必ずしも連続している必要はない。なお、この枠体は
バーンインする各７リツプチツプ集積回路のガイドとな
り、基体上におけるフリップチップ集積回路の横方向の
移動を規制し、確実にフリップチップ集梢回路のバンプ
を基体の電極部の上方に案内づるものである。
「弁明の装置の作用効果］
本バーンイン装置においては、基体の各テスト回路の電
極部にフリップチップ集積回路を載置し、ざらに押圧体
を被せ、バーンインするずべてのフリップチップ集積回
路を基体と押圧体で挟持する。
極部にフリップチップ集積回路を載置し、ざらに押圧体
を被せ、バーンインするずべてのフリップチップ集積回
路を基体と押圧体で挟持する。
この基体の基板部あるいは電極部が柔軟性のある弾性材
料で形成されているためにバーンインするフリップチッ
プ集積回路の各バンプの先端が一平面上にそろっておら
ず、若干の凹凸がある場合においても、また、逆に基体
上の各電極部の先端が若干の凹凸がある場合においても
、基体を構成する電極部がその柔軟性により変形するか
、あるいは電極部が押圧力により変形し、すべてのフリ
ップチップ集積回路のバンプと電極部とが当接する。
料で形成されているためにバーンインするフリップチッ
プ集積回路の各バンプの先端が一平面上にそろっておら
ず、若干の凹凸がある場合においても、また、逆に基体
上の各電極部の先端が若干の凹凸がある場合においても
、基体を構成する電極部がその柔軟性により変形するか
、あるいは電極部が押圧力により変形し、すべてのフリ
ップチップ集積回路のバンプと電極部とが当接する。
この全てのバンプと電極部とが当接した状態でバーンイ
ンを行なう。すなわちバーンインするフリップチップ集
積回路を保持したバーンイン装置を一定の恒温槽に入れ
、端子を介して外部電源と接続し、通電して各フリップ
チップ集積回路をバーンインするものである。このバー
ンインした後に押圧体を取り除き、基体の各電気回路よ
りフリップチップ集積回路を回収する。このバーンイン
時に欠陥のあるフリップチップ集積回路が判明するので
、欠陥のあるフリップチップ集積回路については除去、
廃棄し、欠陥のないフリップチップ集積回路のみを半導
体装置の部品として使用する。
ンを行なう。すなわちバーンインするフリップチップ集
積回路を保持したバーンイン装置を一定の恒温槽に入れ
、端子を介して外部電源と接続し、通電して各フリップ
チップ集積回路をバーンインするものである。このバー
ンインした後に押圧体を取り除き、基体の各電気回路よ
りフリップチップ集積回路を回収する。このバーンイン
時に欠陥のあるフリップチップ集積回路が判明するので
、欠陥のあるフリップチップ集積回路については除去、
廃棄し、欠陥のないフリップチップ集積回路のみを半導
体装置の部品として使用する。
このように本発明のバーンイン装置を使用することによ
りフリップチップ集積回路を半導体装置に組付ける前に
バーンインができ、フリップチップ集積回路の良否を判
断することが！きる。
りフリップチップ集積回路を半導体装置に組付ける前に
バーンインができ、フリップチップ集積回路の良否を判
断することが！きる。
［具体例の説明］
以下、具体例により説明する。
本発明の具体例のバーンイン装置を第１図に示す。この
装置は説明を容易にするため、４個のバンプをもつフリ
ップチップ集積回路用に構成されている。この装置は基
体１と抑圧体２とで構成されている。基体１は板状のセ
ラミックスよりなる基板部１１と、この基板部の一表面
に堤状に突出して形成された電導性ゴムよりなる２個１
対の電気回路１２．１３と、絶縁性の通常のゴムで形成
された枠体１４Ｊ３よびけラミックス製のガイドビン１
５で構成されでいる。
装置は説明を容易にするため、４個のバンプをもつフリ
ップチップ集積回路用に構成されている。この装置は基
体１と抑圧体２とで構成されている。基体１は板状のセ
ラミックスよりなる基板部１１と、この基板部の一表面
に堤状に突出して形成された電導性ゴムよりなる２個１
対の電気回路１２．１３と、絶縁性の通常のゴムで形成
された枠体１４Ｊ３よびけラミックス製のガイドビン１
５で構成されでいる。
電気回路１２．１３はそれぞれ外部電源の１−極、−極
に通電されるもので、各々１個の端子１２１．１３１お
よび各々４本の導電部１２２〜゛１２５．１３２〜１３
５で構成されている。なお、導電部の一部が電極部を構
成している。
に通電されるもので、各々１個の端子１２１．１３１お
よび各々４本の導電部１２２〜゛１２５．１３２〜１３
５で構成されている。なお、導電部の一部が電極部を構
成している。
枠体１４は上記１対の電気回路１２．１３の上に重なる
ように基体１０表面に形成され、基体１上に８個の四部
１４１を形成している。これら８個の凹部１４１にはそ
れぞれ１対の導電部（例えば１２２と１３２）が区画さ
れ、これらの導電部が本発明に係わる電極部を構成する
。
ように基体１０表面に形成され、基体１上に８個の四部
１４１を形成している。これら８個の凹部１４１にはそ
れぞれ１対の導電部（例えば１２２と１３２）が区画さ
れ、これらの導電部が本発明に係わる電極部を構成する
。
ガイドビン１５は基体１の相対応する角部に突設して形
成されている。
成されている。
抑圧体２はセラミックス製板状の基部２１とその下面に
固定された、フリップチップ集積回路の基板とほぼ同一
形状の８個のゴム製抑圧部２２とで構成されている。こ
の基部２１の相対応する角部に【まガイド孔２１１が設
【プられている。また、８個の押圧部２２は基体１の８
個の凹部１４１に対応し、押圧体２を基体１上に重ねる
と押圧体２の各押圧部２２は基体１の各凹部内に挿入さ
れる位置関係にある。
固定された、フリップチップ集積回路の基板とほぼ同一
形状の８個のゴム製抑圧部２２とで構成されている。こ
の基部２１の相対応する角部に【まガイド孔２１１が設
【プられている。また、８個の押圧部２２は基体１の８
個の凹部１４１に対応し、押圧体２を基体１上に重ねる
と押圧体２の各押圧部２２は基体１の各凹部内に挿入さ
れる位置関係にある。
本具体例のバーンイン装置は以上の構成よりなる。
本装置を用いてバーンインを実施するには、図に示づよ
うにフリップチップ集積回路３をそれぞれ基体１の凹部
１４１に、その導電部（例えば１２２．１３２）がフリ
ップチップ集積回路３のバンプ３１．３２と当接するよ
うに挿入する。次に基体１のガイドビン１５を押圧体２
のガイド孔２１１に挿入するようにして、押圧体２を基
体１に重ね、各フリップチップ集積回路３を基体１と押
圧体２で挟持する。この時の状態を示す一部断面を第２
図に示慟−ｏフリップチップ集積回路３に作用する押圧
力によりフリップチップ集積回路３のバンプ３１．３２
が導電ゴム製の導電部１２２、１３２を押圧して弾性変
形させ、バンプ３１．３２は導電部１２２．１３２０表
面に確実に接触する。こ、の状態で端子１２１．１３１
を外部電源と接続し、各ノリツブチップ集積回路３に導
電体１２２〜１２５．１３２〜１３５を通して電圧が印
加される。これによりバーンインが実施できる。
うにフリップチップ集積回路３をそれぞれ基体１の凹部
１４１に、その導電部（例えば１２２．１３２）がフリ
ップチップ集積回路３のバンプ３１．３２と当接するよ
うに挿入する。次に基体１のガイドビン１５を押圧体２
のガイド孔２１１に挿入するようにして、押圧体２を基
体１に重ね、各フリップチップ集積回路３を基体１と押
圧体２で挟持する。この時の状態を示す一部断面を第２
図に示慟−ｏフリップチップ集積回路３に作用する押圧
力によりフリップチップ集積回路３のバンプ３１．３２
が導電ゴム製の導電部１２２、１３２を押圧して弾性変
形させ、バンプ３１．３２は導電部１２２．１３２０表
面に確実に接触する。こ、の状態で端子１２１．１３１
を外部電源と接続し、各ノリツブチップ集積回路３に導
電体１２２〜１２５．１３２〜１３５を通して電圧が印
加される。これによりバーンインが実施できる。
バーンインが完了すると押圧部２を取り除き、基体１の
各凹部１４１よりフリップチップ集積回路を回収する。
各凹部１４１よりフリップチップ集積回路を回収する。
このように本バーンイン装置を使用することにより各フ
リップデツプ集積回路のバンプに導線を結像することな
く簡単にバーンインを行うことが可能となる。
リップデツプ集積回路のバンプに導線を結像することな
く簡単にバーンインを行うことが可能となる。
第１図、第２図は本発明の具体例の装置を示し、第１図
はその全体展開図、第２図はバーンイン状態における第
１図の装置の部分断面図である。 １・・・基体 ２・・・押圧体３・・・フリッ
プチップ集積回路 １２．１３・・・電気回路 １４・・・枠体 特許出願人 日本電装株式会社 代理人 弁理士 大川 宏 同 弁理士 藤谷 修 同 弁理士 丸山明夫 １４６ 第２図 ２ ２
はその全体展開図、第２図はバーンイン状態における第
１図の装置の部分断面図である。 １・・・基体 ２・・・押圧体３・・・フリッ
プチップ集積回路 １２．１３・・・電気回路 １４・・・枠体 特許出願人 日本電装株式会社 代理人 弁理士 大川 宏 同 弁理士 藤谷 修 同 弁理士 丸山明夫 １４６ 第２図 ２ ２
Claims (3)
- （１）基板部と、バーンインする１個のフリップチップ
集積回路の通電を必要とする複数個のバンプと当接づ−
る該基板部表面に突起状に形成された複数個の電極部と
、外部電源に接続するための該基板部に形成された複数
個の端子と、該基板部に形成された該電極部および該端
子を結ぶ複数個の導電部とで構成される少なくとも１絹
のテスト回路とで構成され、該基板部および該電極部の
少なくとも一方が柔軟性のある弾性材料で作られた基体
と、 該基体の各組の電極部にバーインするフリップチップ集
積回路のバンプを当接した状態で該フリップチップ集積
回路の該バンプのある反対側の面を押圧する押圧体とか
らなることを特徴とするフリップチップ集積回路のバー
ンイン装置。 - （２）突起状の電極部は導電性ゴムで形成されている特
許請求の範囲第１項記載の装置。 - （３）１組の電極部の周囲にはバーンイクするフリップ
チップ集積回路のガイド部が設けられている特許請求の
範囲第１項記載の装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6513983A JPS59189635A (ja) | 1983-04-13 | 1983-04-13 | フリツプチツプ集積回路のバ−ンイン装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6513983A JPS59189635A (ja) | 1983-04-13 | 1983-04-13 | フリツプチツプ集積回路のバ−ンイン装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59189635A true JPS59189635A (ja) | 1984-10-27 |
Family
ID=13278251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6513983A Pending JPS59189635A (ja) | 1983-04-13 | 1983-04-13 | フリツプチツプ集積回路のバ−ンイン装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59189635A (ja) |
-
1983
- 1983-04-13 JP JP6513983A patent/JPS59189635A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ATE172306T1 (de) | Vorrichtung zum elektronischen prüfen von leiterplatten mit kontaktpunkten in extrem feinem raster (1/20 bis 1/10 zoll) | |
| JPH0814603B2 (ja) | 電気装置用の試験コネクタ | |
| US5982186A (en) | Contactor for test applications including membrane carrier having contacts for an integrated circuit and pins connecting contacts to test board | |
| EP0942466A4 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT AND SEMICONDUCTOR COMPONENT | |
| JPS59189635A (ja) | フリツプチツプ集積回路のバ−ンイン装置 | |
| JPH1010191A (ja) | コネクタおよびそれを用いる半導体検査方法ならびに装置 | |
| JP2000353579A (ja) | 半導体装置用のソケット及び半導体装置と基板との接続方法 | |
| JPH0385456A (ja) | プローバ | |
| JPH10177038A (ja) | 電子部品の試験用の電気的接続装置 | |
| US4950981A (en) | Apparatus for testing a circuit board | |
| JPH0566243A (ja) | Ｌｓｉ評価用治具 | |
| JPH03102848A (ja) | 半導体装置のエージング方法 | |
| JP2000082553A (ja) | Ｉｃ用ソケット | |
| JPH0511019A (ja) | 回路部品の試験法及びその為の可撓性回路基板 | |
| JPS6325573A (ja) | 集積回路のテストボ−ド | |
| JPH04162739A (ja) | ベアチップｉｃのバーンインテスト用基板 | |
| JP2004039729A (ja) | プリント配線基板の検査治具 | |
| JPH02276292A (ja) | プリント配線板の接続方法 | |
| JP2758510B2 (ja) | 集積回路のバーンイン装置 | |
| JPH11102764A (ja) | アダプターボード | |
| JPH0730486U (ja) | プリント基板用ターミナル及びｉｃソケット | |
| JPH02243974A (ja) | 半導体装置の試験治具 | |
| JPS6361966A (ja) | 加圧導電ゴム利用による配線板の回路導通検査方法 | |
| JPH022956A (ja) | Ｐｇａ基板検査装置におけるプリント配線のショート電極 | |
| JPH02190773A (ja) | 印刷配線板の検査方法 |