JPS59184528A - 薄膜のパタ−ン形成方法 - Google Patents

薄膜のパタ−ン形成方法

Info

Publication number
JPS59184528A
JPS59184528A JP6024083A JP6024083A JPS59184528A JP S59184528 A JPS59184528 A JP S59184528A JP 6024083 A JP6024083 A JP 6024083A JP 6024083 A JP6024083 A JP 6024083A JP S59184528 A JPS59184528 A JP S59184528A
Authority
JP
Japan
Prior art keywords
thin film
pattern
ion beam
ga2o3
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6024083A
Other languages
English (en)
Inventor
Yoshiki Suzuki
鈴木 淑希
Teruhiko Yamazaki
山崎 照彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP6024083A priority Critical patent/JPS59184528A/ja
Publication of JPS59184528A publication Critical patent/JPS59184528A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置の製造工程における薄膜のパター
ン形成方法に関するものである。
〔従来技術〕
半導体装置の製造工程においては、薄膜の微細パターン
の形成が不可欠であり、一般に感光性樹脂膜(以下「レ
ジスト膜」と呼ぶ)を用いて薄膜の微細パターンを形成
する方法が用いられている。
このレジスト膜による方法は、所望のパターンを形成す
べき薄膜を基板上に形成し、この薄膜上に3.000〜
12,000 A程度の膜厚を有するレジスト膜を形成
する。次いで、適当な光源を用いて、このレジスト膜の
上記パターンに対応するパターンを形成すべき部分を選
択的に露光したのちに、現像処理を施して上記パターン
に対応するパターンを有するレジスト膜を形成する。次
に、このパターニングされたレジスト膜をマスクとして
、薬品またはガスプラズマを用いて、上記薄膜の露出部
分をエツチング除去し、続いて上記レジスト膜を除去し
て、上記基板上に上記パターンを有する薄膜を残すもの
である。
上記レジスト膜への露光時の光源としては、一般に紫外
線または電子線が用いられる。紫外線を用いる場合には
、あらかじめ所定のパターンを有するフォトマスクを用
意し、紫外線をこのフォトマスクを介してレジスト膜へ
照射することによって上記パターンの露光を行う。また
、電子線を用いる場合には、フォトマスクを用いること
なく、電子線をレジスト膜に直接照射することによって
、所定のパターンの露光を行う。
ところが、紫外線を用いる場合には、紫外線の波長が0
,3〜0.5μm程度で比較的長いので、紫外線のフォ
トマスクのパターンの周縁における回折現象によってフ
ォトマスクのパターンのレジスト膜への露光を精度よく
行うことができず、レジスト膜に1μm前後のバターニ
ングを行うことは極めて困難である。まだ、電子線を用
いる場合には、電子のレジスト膜中における散乱やレジ
スト膜とその下地薄膜との境界面−おける散乱によって
電子線のレジスト膜への露光を精度よく制御することは
極めて難しいという問題がある。
このような問題点を改善するために、紫外線および電子
線に替る新しい光源として、収束イオンビームが考え出
され、その研究開発が進められている。
このような収束イオンビームを光源として用いる場合に
は、イオンの質量が電子の質量より大きいので、イオン
のレジスト膜中における散乱やレジスト膜とその下地薄
膜との境界面における散乱をほとんど無視できるという
利点がある。しかし、逆に、イオンの質量が大きいため
に、イオンがほとんどレジスト膜の表面部に捕捉されて
、レジスト膜を均一に露光することができないので、特
に、質量の大きいイオンを収束したイオンビームによる
レジスト膜への露光によっては、所望のパターンを有す
るレジスト膜を得るととは困難であるという欠点がある
そこで、表面上にレジスト膜を形成しない薄膜のパター
ンを形成すべき部分以外の部分に直接収束イオンビーム
を照射し、この部分を、収束イオンビームによるスパッ
タリング効果によって、エツチング除去する方法が提案
されている。
この方法では、極めて微細なパターンを有する薄膜を形
成することが可能であり、しかも薄膜の表面上にレジス
ト膜を形成する工程をなくすことができるので、製造工
程が簡単になる。しかし、薄膜のパターンを形成すべき
部分以外の部分を、収束イオンビームによるスパッタリ
ング効果によってエツチング除去するためには、収束イ
オンビームの薄膜への照射量が極めて大きくなるので、
薄膜が収束イオンビームのスパッタリング効果によるエ
ツチング速度の小さい材料からなる場合、または薄膜の
膜厚が比較的厚い場合には不適であるという欠点がある
〔発明の概要〕
この発明は、上述の欠点を解消する目的でなされたもの
で、薄膜の表面部のパターンを形成すべき部分にのみ酸
化して不揮電性高融点酸化物になる元素のイオンを収束
した収束イオンビームを照射注入して不揮発性高融点酸
化物注入層を形成したのちに、ガスプラズマによって上
記薄膜の上記不揮発性高融点酸化物注入層形成部分以外
の部分を選択的にエツチング除去することによって、微
細パターンを有する薄膜を精度よく短時間に形成するこ
とが可能で、しかも製造工程の簡単な薄膜のパターン形
成方法を提供するものである。
〔発明の実施例〕
以下、ガラス基板の主面上に微細パターンを有するクロ
ム(Cr)薄膜が形成されたフォトマスクの製造方法を
例にとシ説明する。
第1図(A)〜(C)はこの発明の一実施例のフォトマ
スクの製造方法の主要段階の状態を示す断面図である。
まず、第1図(A)に示すように、ガラス基板(1)の
主面上に100OA程度の膜厚を有するCr薄膜(2)
を形成する。次に、第1図(B)に示すように、Cr薄
膜(2)の所望のパターンを形成する部分に5XIO1
5cm=程度のGaイオン密度を有する収束Gaイオン
ビームを図示矢印の方向から照射注入すると、この収束
GaイオンビームのGaイオンかにとんどCr薄膜(2
)の表面部に捕捉され、この表面部に捕捉されたGaイ
オンが空気中の酸素(02)と反応して不揮発性高融点
の酸化ガリウム(Ga203)になるので、Cr薄膜(
2)の表面部にGEL20a注入層(3)が形成される
次に、第1図(C)に示すように、四塩化炭素(CCt
4)と酸素(02)を含むガスとの混合ガスのプラズマ
の雰囲気にさらすと、Cr薄膜(2)のGa2O3注入
層(3)形成部分以外の部分がエツチング除去され、G
a2O3注大層(3)形成部分がエツチングされないで
、Ga2O3注大層(3)の下にCr薄膜(2a)が残
る。
このように、第1図(C)の段階において、Cr薄膜(
2)のGa2O3注大層(3)形成部分以外の部分がエ
ツチング除去されるのは、CCt4と02を含むガスと
の混合ガスのプラズマの雰囲気中において、下記化学反
応式に示すような反応が住することによるものと考えら
れる。
Cr十CC24+0゜→Cr○2C4++CO□↑また
、Cr薄膜(2)のGa2O3注大層(3)形成部分が
エツチングされないのは、Ca2O3が不揮発性高融点
酸化膜であり、その上に上述のプラズマの雰囲気によっ
てエツチングされないので、Ga2O3注入層(3)が
エツチングマスクの役目をすることによるものと考えら
れる。
第2図はGa2O3注大層のガスプラズマによるエツチ
ング速度とGa2o3注大層を形成する収束Gaイオン
ビームのGaイオン密度との関係について発明者らが行
った実験結果の一例を示す図である。
図において、縦軸はGa2O3注入層(3)のc ct
4と02を含むガスとの混合ガスのプラズマによるエツ
チング速度を示し、横軸はGa2O3注大層(3)を形
成する収束GaイオンビームのGaイオン密度を示す。
第2図に示すように、Ga2O3注大層(3)を形成す
る収束GaイオンビームのGaイオン密度が増大するに
連れて、Ga2O3注大層(3)のCCt4と0゜を含
むガスとの混合ガスのプラズマによるエツチング速度が
減少し、収束GaイオンビームのGaイオン密度が10
  cm  程度でエツチング速度が零になるから、1
0  am  以上のGaイオン密度の収束Gaイオン
ビームで形成されたGa20a注大層(3)はc ct
、と0□を含むガスとの混合ガスのプラズマによるエツ
チング時のエツチングマスクの役目を果すことができる
以上のように、この実施例の方法では、Cr薄膜(2)
の所望のパターンを形成すべき部分にのみ収束Gaイオ
ンビームを照射注入してプラズマエツチングのマスクと
なるGa2o3注大層(3)を形成するので、Ga2O
3注大層(3)のパターンの微細化が可能であることか
ら、極めて微細なパターンのCr薄膜(2a)を精度よ
く形成することができる。また、薄膜の表面上に所望の
パターンを有するレジスト膜を形成し、このレジスト膜
を用いて上記薄膜をバターニングする方法に比べて、上
記レジスト膜の形成工程が不要になるので、製造工程を
簡単にすることができる。また、収束Gaイオンビーム
のCr薄膜(2)の被パターン形成部分への照射量が、
収束イオンビームによるスパッタリング効果を利用して
薄膜のパターニングを行う方法における収束イオンビー
ムの照射量に比べて少なくてすみ、その結果露光時間を
短縮することができる。
この実施例では、ガスプラズマの形成に塩素化合物であ
るCC24を用いたが、必ずしもこれは塩素化合物であ
る必要はなく、フッ素化合物などのその他のハロゲン化
合物であってもよい。また、この実施例では、Gaイオ
ンの収束イオンビームを用いたが、必ずしもこれはGa
イオンである必要はなく、酸化して不揮発性高融点酸化
物になるアンチモンなどのその他の元素のイオンであっ
てもよい。なお、この実施例では、Cr薄膜をバターニ
ングする場合について述べたが、この発明はこれに限ら
ず、ガスプラズマによってエツチング可能なチタン薄膜
、シリコン薄膜、酸化アルミニウム薄膜などのその他の
薄膜をパターニングする場合にも適用することができる
〔発明の効果〕
以上、説明したように、この発明の薄膜のパターン形成
方法では、薄膜の所望のパターンを形成すべき部分の表
面部にのみ酸化して不揮発性高融点酸化物になる元素の
イオンを収束した収束イオンビームを照射注入し注入さ
れた元素を酸化させて不揮発性高融点酸化物注入層を形
成したのちに、ガスプラズマによって上記薄膜の上記不
揮発性高融点酸化物注入層形成部分以外の部分を選択的
にエツチング除去するので、上記不揮発性高融点酸化物
注入層のパターンの微細化が可能であることから、上記
薄膜の極めて微細なパターンを精度よく形成することが
できる。また、薄膜の表面上に形成された所定のパター
ンを有するレジスト膜を用いて上記薄膜をパターニング
する方法に比べて、上記レジスト膜の形成工程が不要に
なるので、製造工程を簡単にすることができる。また、
上記不揮発性高融点酸化物注入層の形成に要する収束イ
オンビームの照射量が、収束イオンビームによるスパッ
タリング効果を利用して薄膜をパターニングする方法に
おける収束イオンビームの照射量に比べて少なくてすみ
、その結果露光時間を短縮することができる。
【図面の簡単な説明】
第1図はこの発明の一実施例のフォトマスクの製造方法
の主要段階の状態を示す断面図、第2図はGa2O3注
大層のガスプラズマによるエツチング速度とGa2O3
注大層を形成する収束GaイオンビームのGaイオン密
度との関係の一例を示す図である。 図において、(1)はガラス基板(基板)、(2)はC
r薄膜(薄膜) 、(3)はGa2o3注大層(不揮発
性高融点酸化物注入層)である。 なお、図中同一符号はそれぞれ同一または相当部分を示
す。 代理人 大岩増雄 手続補正書(自発) 特許庁長官殿 1、事件の表示   特願昭58−60240号2、発
明の名称  薄膜のパターン形成方法3、補正をする者 事件との関係 特許出願人 住 所     東京都千代田区丸の内二丁目2番3号
名 称  (601)三菱電機株式会社代表者片山仁八
部 4、代理人 住 所    東京都千代田区丸の内二丁目2番3号5
、補正の対象 明細書の発明の詳細な説明の欄 6、補正の内容 (1)  明細書の第7頁第2行に「にとんど」とある
のを「はとんど」と訂正する。 (2)  同、第8頁第1行に「Ca2O3」とあるの
を「Ga2O3」と訂正する。 以上

Claims (1)

  1. 【特許請求の範囲】 、(1)基板の主面上に所望のパターンを形成すべき薄
    膜を形成する工程、この薄膜の所望のパターンを形成す
    べき部分の表面部にのみ酸化して不揮発性高融点酸化物
    になる元素のイオンを収束した収束イオンビームを照射
    注入し注入された元素を酸化させて不揮発性高融点酸化
    物注入層を形成する工程、およびガスプラズマによって
    上記薄膜の上記不揮発性高融点酸化物注入層が形成され
    た部分以外の部分を選択的にエツチング除去する工程を
    備えた薄膜のパターン形成方法。 (2)薄膜がクロム薄膜であることを特徴とする特許請
    求の範囲第1項記載の薄膜のパターン形成方法、 (3)  ガスプラズマがハロゲン化合物を含むガスプ
    ラズマであることを特徴とする特許請求の範囲第1項ま
    たは第2項記載の薄膜のパターン形成方法0
JP6024083A 1983-04-04 1983-04-04 薄膜のパタ−ン形成方法 Pending JPS59184528A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6024083A JPS59184528A (ja) 1983-04-04 1983-04-04 薄膜のパタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6024083A JPS59184528A (ja) 1983-04-04 1983-04-04 薄膜のパタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS59184528A true JPS59184528A (ja) 1984-10-19

Family

ID=13136453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6024083A Pending JPS59184528A (ja) 1983-04-04 1983-04-04 薄膜のパタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS59184528A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236547A (en) * 1990-09-25 1993-08-17 Kabushiki Kaisha Toshiba Method of forming a pattern in semiconductor device manufacturing process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5656636A (en) * 1979-10-13 1981-05-18 Mitsubishi Electric Corp Processing method of fine pattern
JPS57134929A (en) * 1981-02-14 1982-08-20 Mitsubishi Electric Corp Method for interconnection-pattern forming

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5656636A (en) * 1979-10-13 1981-05-18 Mitsubishi Electric Corp Processing method of fine pattern
JPS57134929A (en) * 1981-02-14 1982-08-20 Mitsubishi Electric Corp Method for interconnection-pattern forming

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5236547A (en) * 1990-09-25 1993-08-17 Kabushiki Kaisha Toshiba Method of forming a pattern in semiconductor device manufacturing process

Similar Documents

Publication Publication Date Title
CN1079166C (zh) 用以形成半导体器件精细图形之方法
KR100590575B1 (ko) 새로운 물질을 이용한 전자빔 리소그래피 방법
JPH0122728B2 (ja)
JPS62142323A (ja) X線ホトリソグラフイに使用するマスクの加法的方法及びその結果得られるマスク
JPS59184528A (ja) 薄膜のパタ−ン形成方法
JPH04301846A (ja) 露光用マスク基板の製造方法
JPS6018139B2 (ja) マスク製作方法
JPH03129349A (ja) フォトマスクの製法
JPS6159505B2 (ja)
JPH03138922A (ja) 微細パターン形成方法
JPS5832420A (ja) 電子ビ−ム描画方法
JPH0527413A (ja) 露光装置用ホトマスク
JPS5984427A (ja) パタ−ン形成方法
JPS5910055B2 (ja) マスク製作方法
JPS5811511B2 (ja) イオンエツチング方法
JPS61133632A (ja) 半導体装置の製造方法
JPS6289053A (ja) フオトマスク
JPS5968744A (ja) フオトマスクの製造方法
JPS58199525A (ja) X線用マスク
JPS5934632A (ja) X線マスクの製造方法
JPS60123842A (ja) ホトマスクの製造方法
JPS5910056B2 (ja) マスク製作方法
JPS6376332A (ja) 半導体装置の製造方法
JPH0685070B2 (ja) レジストパターンの現像方法
JPH02186346A (ja) ホトマスクの製造方法