JPS5832420A - 電子ビ−ム描画方法 - Google Patents

電子ビ−ム描画方法

Info

Publication number
JPS5832420A
JPS5832420A JP13101281A JP13101281A JPS5832420A JP S5832420 A JPS5832420 A JP S5832420A JP 13101281 A JP13101281 A JP 13101281A JP 13101281 A JP13101281 A JP 13101281A JP S5832420 A JPS5832420 A JP S5832420A
Authority
JP
Japan
Prior art keywords
electron beam
area
lithography
substrate
rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13101281A
Other languages
English (en)
Inventor
Toshiaki Tsurushima
鶴島 俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP13101281A priority Critical patent/JPS5832420A/ja
Publication of JPS5832420A publication Critical patent/JPS5832420A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3174Particle-beam lithography, e.g. electron beam lithography

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、電子ビーム描画方法に関する。
従来、半4を体マスクイタ−yは、精度の高い電子ビー
ムによる一ターン描画によって次のようにして製造され
ている。マスクまたは苧導体基板上に形成した電子ビー
ム感応レジスト膜に、電子ビームを照射して所望のパタ
ーンを描画し、これを現像して工、チングマスクとして
作用するレジストパターンを形成するものがそれである
。ここで電子ビーム感応レジスト膜としては、例えは膜
厚が80001の電子線レジストポリメチルメタクリレ
ート(PMm)が用いられる。電子ビームの照射は、例
えば、ビーム径が0.5μm1ドーズ量20ハh2の円
形電子ビームを5湘〆−・Cの描画速度で照射する条件
で行われる。また、現像は、28℃のメチルイノデチル
ケト′ン(MIBK )に3〜4分浸漬するこ、とによ
シ行われる。
而して、基板に描画されるツクターンの全面積の大小、
つまシ描1面積率によって/4/−ンの現像度合が異な
ることが判明し九。例えは、5インチマスク上に101
00X100パターン描画範囲を設定し、この領域の全
体に亘って電子ビームを露光し九場合の描画面積率を1
00−とし、逆に電子ビームを全く露光しなかった場合
の描画面積率を0−とすると、パターン寸法は第1図に
示す如く、描画面積率が0〜100%まで変化すると±
0.1μm変化する。しかしながら、現在の牛導体製造
工程で鉱、ノリーン寸法精度は極めて高いことが要求さ
れ、一工程でパl−ン寸法が±0.1am変化すると工
程全体によって大きな障害となる間勉があった。
本発明は、かかる点に鑑みて表されたもので、基板の描
画面積率に左右されずに高い精度でパターン寸法を制御
するととができる電子V−ム描画方法を見出した%Oで
ある。
即ち、本発明は、基板O所定領域に施す電子ビーム露光
の際O電子ビームO単位面積幽シの露光量を、描画面積
率に応じた値に設定したもOである。
以下、本発明方法について説明する。
本発明の対象とする基板は、例えば、シリコン基板、シ
リコン酸化膜を!!!面に形成したシリコン基板、或祉
、シリコン基板上のシリコン酸化膜に多結晶シップン襄
、リン添加ガラス膜、シリコン窒化膜、を設けたものや
、透明fラス基板、石英基板上にり璽ム膜やり胃ム/酸
化りpム膜等を設けたマスク基板等である。
これらの基板上に形成されるパターン描画用の電子ビー
ム感応レジストd、/リメチルメタクリレートに代表さ
れ、電子C−^の照射によりて崩壊反応を起むすfy型
のもの、あるいは、Iリグリシジルメタクリレート・エ
チルア七テート共重合体等の電子ビームの照射によって
架橋反応を起こすネガ型のもの岬である。
次に、本発明の実施例について説明する。
例えば、透明ガラス基板上にパターン描画用の電子ビー
ム感応レジストとして、−ジ型のポリメチルメタクリレ
ートからなるレジスト膜を形成し、このレジスト膜KM
画面積率が100 ’IIのときにドーズ量が18μO
/llI2.50チのときに20μqノ、OSのときに
22μ07−となるように第2図に示す如く、描画面s
I岸に応じた負の露光量によって電子ビーム露光を施し
、所定のマスクイターンを形成した。電子ビームO露光
量は、手動式でも自動式でも容易に設定する仁とができ
た。得られたマスクのパターン寸法軸度を調べたとζろ
、基板の描画面積率には左右されずにF′11.は±0
.05μmの範囲内に入りていることが判りた。このよ
うに基板の描画面積率に応じた露光量で電子ビーム露光
を施すことによシ、高い′h1度でパターン寸法を制御
できることが判うた。
以上説明した如く、本発明に係る電子ビーム描画方法に
よれば、基板の描画面積率に左右されずに高い精度でパ
ターン寸法を制御することができるものである。
【図面の簡単な説明】
第1図は、描画面積率とパターン寸法との関係を示す特
性図、第2図は、描画面積率と電子ビーム露光量との関
係を示す特性図である。 出願人代理人  弁理士 鈴 江 武 彦第1図 0102030405060708090 TOO(’
!、)幕板つ腫±町呻 第2図

Claims (1)

    【特許請求の範囲】
  1. 基板の所定領域に施す電子ビーム露光の際の電子ビーム
    の単位面積癲〕の露光量を、描画面&率に応じた値に設
    定したことを特徴とする電子ビーム描画方法。
JP13101281A 1981-08-21 1981-08-21 電子ビ−ム描画方法 Pending JPS5832420A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13101281A JPS5832420A (ja) 1981-08-21 1981-08-21 電子ビ−ム描画方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13101281A JPS5832420A (ja) 1981-08-21 1981-08-21 電子ビ−ム描画方法

Publications (1)

Publication Number Publication Date
JPS5832420A true JPS5832420A (ja) 1983-02-25

Family

ID=15047910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13101281A Pending JPS5832420A (ja) 1981-08-21 1981-08-21 電子ビ−ム描画方法

Country Status (1)

Country Link
JP (1) JPS5832420A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251617A (ja) * 1984-05-28 1985-12-12 Toshiba Corp レジストパタ−ンの形成方法
JPS61284921A (ja) * 1985-06-10 1986-12-15 Nippon Telegr & Teleph Corp <Ntt> 電子ビ−ム描画方法
JPS63198108A (ja) * 1987-02-13 1988-08-16 Funai Denki Kk コンピユ−タ塔載機器の電源装置
US5278421A (en) * 1990-01-31 1994-01-11 Hitachi, Ltd. Pattern fabrication method using a charged particle beam and apparatus for realizing same
US6946668B1 (en) 2000-03-21 2005-09-20 Hitachi, Ltd. Electron beam lithography device and drawing method using electron beams

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251617A (ja) * 1984-05-28 1985-12-12 Toshiba Corp レジストパタ−ンの形成方法
JPS61284921A (ja) * 1985-06-10 1986-12-15 Nippon Telegr & Teleph Corp <Ntt> 電子ビ−ム描画方法
JPS63198108A (ja) * 1987-02-13 1988-08-16 Funai Denki Kk コンピユ−タ塔載機器の電源装置
US5278421A (en) * 1990-01-31 1994-01-11 Hitachi, Ltd. Pattern fabrication method using a charged particle beam and apparatus for realizing same
US6946668B1 (en) 2000-03-21 2005-09-20 Hitachi, Ltd. Electron beam lithography device and drawing method using electron beams
US7329883B2 (en) 2000-03-21 2008-02-12 Hitachi, Ltd. Electron beam lithography device and drawing method using electron beams

Similar Documents

Publication Publication Date Title
JPS6055825B2 (ja) レジスト構造内に縦横比の大きい開口の薄膜パタ−ンを形成する方法
JPS5832420A (ja) 電子ビ−ム描画方法
EP0236914B1 (en) Fabrication of electronic devices utilizing lithographic techniques
DE2740180A1 (de) Fuer elektronenbildprojektion verwendete masken
JPH1197328A (ja) レジストパターンの形成方法
JPS5979248A (ja) 感光性組成物
JPS58152241A (ja) 高精度マスクの製造方法
JPS5892223A (ja) レジストパタ−ン形成方法
JP2604573B2 (ja) 微細パターン形成方法
JPS5616129A (en) Pattern forming method
JP2583988B2 (ja) 半導体装置の製造方法
JPS61204933A (ja) 半導体装置の製造方法
JPS612326A (ja) レジストパタ−ンの形成方法
JPS6152567B2 (ja)
JPS588131B2 (ja) 半導体装置の製造方法
JPS57207338A (en) Method for treating resist film for electron beam
JPS56107241A (en) Dry etching method
JP2966127B2 (ja) レジストパターンの形成方法
JPS60218843A (ja) パタン形成方法
JPS5748731A (en) Manufacture of mask
JPH0336291B2 (ja)
JPS58199525A (ja) X線用マスク
JPH0685070B2 (ja) レジストパターンの現像方法
JPH03188447A (ja) レジストパターンの形成方法
JPS62144161A (ja) レジストパタ−ン形成方法