JPS6376332A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6376332A
JPS6376332A JP22127886A JP22127886A JPS6376332A JP S6376332 A JPS6376332 A JP S6376332A JP 22127886 A JP22127886 A JP 22127886A JP 22127886 A JP22127886 A JP 22127886A JP S6376332 A JPS6376332 A JP S6376332A
Authority
JP
Japan
Prior art keywords
substrate
photoresist film
semiconductor device
tip
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22127886A
Other languages
English (en)
Inventor
Takashi Horiuchi
堀内 敬
Takao Taguchi
田口 孝雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22127886A priority Critical patent/JPS6376332A/ja
Publication of JPS6376332A publication Critical patent/JPS6376332A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 レジスト膜の塗布工程、レジスト膜のパターン形成工程
、レジスト膜の剥離工程等のレジスト膜の処理工程を必
要としないで、基板に微細パターンが形成できるように
した半導体装置の製造方法。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特に半導体基板
上に形成した半導体被膜のパターン形成方法に関する。
MO3型半導体装置を形成する場合、Si基板上に熱酸
化法を用いて5ift膜よりなるゲート酸化膜を形成後
、この上にゲート電極用の多結晶St層を化学蒸着法を
用いて形成する。次いでこの多結晶St石層上ホトレジ
スト膜を塗布後、このホトレジスト膜を所定のパターン
に形成する。更にこのパターン形成されたホトレジスト
膜をマスクとして用いて前記多結晶St層を所定のパタ
ーンにエツチングにより形成している。
然し、このホトレジスト膜の処理工程は工程が煩雑で、
処理工程が長くかかり、ままた用いるホトレジスト膜の
解像度や、該ホトレジスト膜の露光条件等の相違によっ
て形成されるホトレジストパターンの寸法精度が低下す
る。
そのため、ホトレジスト膜を用いない方法でパターン形
成する方法が望まれている。
〔従来の技術〕
従来、このようなホトレジスト膜を用いて前記した半導
体装置を形成する場合、第4図に示すようにSi基板1
にゲート酸化膜2を熱酸化法で形成後、その上に多結晶
Si層3を化学蒸着法を用いて形成する。更にその上に
ホトレジスト膜4を塗布形成する。
次いで第5図に示すように、このホトレジスト膜4をホ
トリソグラフィ法を用いて所定のパターンに形成する。
更にこのパターン形成されたホトレジスト膜4をマスク
として用いて、その下の多結晶Si層3を所定のパター
ンに四弗化炭素(CF4)ガスを反応ガスとして用いて
エツチング形成し、ゲート電極として所定のパターンに
形成している。
〔発明が解決しようとする問題点〕
然し、このようなホトレジスト膜を用いる方法では、ホ
トレジスト膜の塗布工程、ホトレジスト膜の露光および
現像工程よりなるホトリソグラフィ工程、使用後のホト
レジスト膜の除去工程等、このホトレジスト膜の処理工
程に工数が掛り過ぎる問題がある。
また使用するホトレジスト膜の解像度、或いは露光用光
源の波長等のホトリソグラフィの工程の条件によって形
成されるパターンの精度が低下するおそれもある。
本発明は上記した問題点を解決し、ホトレジスト膜を用
いないで上記したゲート電極が所定のパターンに形成さ
れるようにした新規な半導体装置の製造方法の提供を目
的とする。
〔問題点を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板に集束イ
オンビームを所定のパターンに選択的に照射した後、該
基板を加熱処理して照射されたイオンを活性化し、次い
で該基板を塩素ガス雰囲気内で紫外線照射することで、
前記イオンビームの未照射領域を選択的にエツチングす
る工程を含む。
〔作用〕
本発明の半導体装置の製造方法は、B゛イオン集束イオ
ンビームを高抵抗のノンドープの多結晶Si基板、或い
は高抵抗のN型の多結晶Si基板に選択的に照射するこ
とで、この基板表面を選択的にP型とし、この基板を塩
素ガス雰囲気内に曝して紫外線を照射することでイオン
ビーム照射されなかったN型のSi基板の表面が選択的
にエツチングされることを利用して多結晶Si膜の微細
パターンを形成するようにし、ホトレジスト膜を用いな
い状態で微細パターンを形成するようにする。
〔実施例〕
以下、図面を用いて本発明の一実施例に付き詳細に説明
する。
第1図に示すように、真空室(図示せず)内に先端を尖
らせたタングステンのような金属針11を設置し、該金
属針11の先端にボロン原子等の不純物原子が添加され
ているパラジウム(Pd)−シリコン(St)等の合金
液体金属12を導き、この金属針11の先端部に高電界
を集中させ、この高電界によって金属針の先端部に導入
された液体金属をイオン化するイオン源13を設りする
そして更に上記した真空室内に設置された集束レンズで
14でイオン化したビームを集光し、更に偏向器15を
用いてこのイオンビームを偏向させ、基板設置台16に
設置されているSi基板17に照射する。
第2図に示すように、このSi基板17上には、ゲート
酸化膜18が形成され、その上には高抵抗のN型の多結
晶St層19が形成されている。そして高抵抗のN型の
多結晶St層19にB“オンの集束イオンビームを50
KeVの注入エネルギーで、かっ1×1o16/am2
のドーズ量でイオン注入し、イオン注入領域20を形成
する。
更にこの基板17を窒素ガス雰囲気内で900°Cの温
度で20分間熱処理し、注入されたボロン原子を活性化
する。
次いで該基板17を容器(図示せず)内に導入し、この
容器内を真空に排気後、塩素(CAz)ガスを100 
torrの圧力に成る迄導入し、水銀−キセノン(Hg
−Xe)ランプからの紫外線、或いは塩化キセノン(X
e  (J)からのレーザ光を、第3図の矢印入方向に
示すように、基板17の表面に対して垂直方向に照射す
る。
このようにすると、B4イオンの注入領域20は、塩素
ガス雰囲気の紫外線励起のエツチングに対して侵されな
いが、この注入領域20の以外の多結晶Si層19の領
域が選択的にエツチング除去される。
このようにしてボロンイオン注入領域20をマスクとし
て多結晶Si層19が選択的にエツチングされるので、
所定のパターンのポリStのゲート電極パターンが得ら
れる。
このようにすれば、従来のように工程が煩雑で、かつ工
数が多くかかるホトレジスト膜の処理工程を必要とせず
、またホトレジスト膜の解像度や露光現像等の条件によ
って形成されるパターンの精度が変動するおそれもない
そして本発明の方法によれば、集束イオンビーム照射の
注入精度で加工精度が決定されるので、半導体装置形成
のための微細パターンが、高精度にかつ簡単な工程で容
易に得られる。
〔発明の効果〕
以上述べたように、本発明の方法によれば、簡単な工程
で、容易に半導体装置形成のための微細なパターンが高
精度に得られる効果がある。
【図面の簡単な説明】
第1図は本発明の方法に用いる装置の説明図、第2図お
よび第3図は本発明の方法を工程順に説明するための断
面図、 第4図および第5図は従来の方法の説明図である。 図に於いて、 11は金属針、12は液体金属、13はイオン源、14
は集束レンズ、15は偏向器、16は基板設置台、17
はSi基板、18はゲート酸化膜、19は多結晶Si層
、20はイオン注入領域、Aは紫外線の照射方向を示す
矢印である。 、李発日月のカフゑf;市いシ1艷1−祁犬鰺図第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 半導体基板(17)にイオンビームを用いて所定のパタ
    ーンにイオン注入した後、該基板(17)を加熱処理し
    て照射されたイオンを活性化し、次いで該基板(17)
    を塩素ガス雰囲気内で紫外線照射することで、前記イオ
    ンビームの注入領域(20)以外の領域を、選択的にエ
    ッチングする工程を含むことを特徴とする半導体装置の
    製造方法。
JP22127886A 1986-09-18 1986-09-18 半導体装置の製造方法 Pending JPS6376332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22127886A JPS6376332A (ja) 1986-09-18 1986-09-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22127886A JPS6376332A (ja) 1986-09-18 1986-09-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6376332A true JPS6376332A (ja) 1988-04-06

Family

ID=16764272

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22127886A Pending JPS6376332A (ja) 1986-09-18 1986-09-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6376332A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992014260A1 (en) * 1991-02-11 1992-08-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
US5331172A (en) * 1991-02-11 1994-07-19 Microelectronics And Computer Technology Corporation Ionized metal cluster beam systems and methods

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992014260A1 (en) * 1991-02-11 1992-08-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
US5290732A (en) * 1991-02-11 1994-03-01 Microelectronics And Computer Technology Corporation Process for making semiconductor electrode bumps by metal cluster ion deposition and etching
US5331172A (en) * 1991-02-11 1994-07-19 Microelectronics And Computer Technology Corporation Ionized metal cluster beam systems and methods

Similar Documents

Publication Publication Date Title
US8008207B2 (en) Use of ion implantation in chemical etching
US20090246706A1 (en) Patterning resolution enhancement combining interference lithography and self-aligned double patterning techniques
WO1991009646A1 (en) Oxygen ion-beam microlithography
US6864144B2 (en) Method of stabilizing resist material through ion implantation
KR20130124149A (ko) 이온 주입을 사용하는 기판 패턴화된 특징부들의 수정 방법 및 시스템
JPS6376332A (ja) 半導体装置の製造方法
JPS5936257B2 (ja) レジスト材料の剥離方法
JP2771472B2 (ja) 半導体装置の製造方法
JPS5933830A (ja) ドライエツチング方法
JPS6049630A (ja) 半導体装置の製造方法
JP2001085407A (ja) 半導体集積回路装置の製造方法および製造装置
GB1597594A (en) Manufacture of semiconductor elements
JP3125004B2 (ja) 基材の表面加工方法
JPH01189123A (ja) 高分子樹脂被膜の除去方法
JPS61163635A (ja) 半導体不純物添加装置
GB1597596A (en) Manufacture of semiconductor elements
JPH0582473A (ja) 半導体装置の製造方法
JPS5811511B2 (ja) イオンエツチング方法
JPH06232041A (ja) パターン形成方法
JPH0793284B2 (ja) 半導体素子の作製方法
JPS63232332A (ja) レジスト処理方法
JPS60211850A (ja) 絶縁膜パタ−ンの形成方法
JPS60216555A (ja) 半導体装置の製造方法
JPH02257635A (ja) パターン形成方法
JPH0319310A (ja) レジストパターン形成方法