JPS59183423A - カウンタ制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は入力クロックを計数し、所定のｌ１ｌｆ！で計
数したとき前記計数を停止するとともに制御信号を発生
するカウンタ制御回路に関する。

第１図はこの種のカウンタ制御回路の従来例を示す回路
図である。図において、１はカウンタ、２はカウンタ用
クロック入力端子、３は制御信号出力端子、４はカウン
タ出力信号、５はデコーダ、６はデコーダの出力信号、
７は制御信号発生部である。カウンタ１はカウント用ク
ロック入力端子２へ入力するクロック信号をカウントし
、カウンタ出力信号４を出力する。カウンタ出力信号４
はデコーダ５により解読され、デコーダの出力信号６は
さらに制御信号発生部７に入力される。制御信号発生部
７は制御に必要な信号を取り出す論理回路により構成さ
れてｂす、カウンタ出力信号４が制御信号を発生すべき
値になると、カウンタ１および制御信号出力端子３へ制
御信号を送出する。

本回路においては制御信号を送出すべきカウンタ出力信
号４の値が多くなればｈる程、制御信号発生部７のハー
ドウェアが複雑になる。また制御信号を送出すべきカウ
ンタ出力信号４の値を変更する場合、制御信号発生部７
０）・−ドウエア変更が必要であると込う欠点があった
。

本発明の目的は回路の簡素化とコストの低減、品質の向
上を計ったカウンタ制御回路を提供することにある。

前記目的を達成するために本発明によるカウンタ制御回
路は入力クロックを計数し、所定の値まで計数したとき
前記計数を停止するとともにその制御信号を発生するカ
ウンタ制御回路において、入力クロックを計数するカウ
ンタと、前記計数出力をアドレスとし、計数値に対応し
て所定の値が格納されているＲＯＭとからなり、前記Ｒ
ＯＭから読みだされる値により前記カウンタな停止する
とともにその値を制御信号とするように構成しである。

前記構成によれば本発明の目的は完全に達成される。

以下、図面を参照して本発明をさらに詳しく説明する。

第２図は本発明によるカウンタ制御回路の実施例を示す
回路図である。図において、８はカウンタ、９はカウン
ト用のクロック入力端子、１０は制御信号出力端子、１
１はカウンタ出力信号、１２は制御信号発生用のＲＯＭ
である。

カウンタ８はカウント用クロック入力端子１０へのクロ
ック信号を計数する。この計数したカウンタ８の出力信
号１１はアドレスとしてＲ１０Ｍ】２に入力される。Ｒ
・０Ｍ１２は制御信号を送出すべきカウンタ出力信号１
１をアドレスとして制御信号発生用のデータが書込まれ
ている。したがってカウンタ８がそのアドレスまで計数
すれば、上記のデータが読み出され、これがカウンタ８
〉よび制御信号出力端子１０へ送出される。

制御信号を発生すべきカウンタ出力１１の値を複数個に
するには、それらのアドレスにデータを書込んでおけば
良い。またカウンタ出力信号１１の値な変更する場合も
同様である。

以上、詳しく説明したように本発明によれば；ｍｊＨ信
号発生用ＲＯＭに書き込むデータによって任意に制御信
号を発生できるから制御信号を発生すべきカウンタ出力
信号の値を変更する場合もハードウェアの変更を必要と
しない。また、制御信号発生用の複雑な論理回路も構成
する必媛がないから、回路の簡素化ができる上、コスト
の低減と品質の向上が図れる利点がある。

【図面の簡単な説明】

第１図は従来使用されているカウンタ制御回路の回路図
、第２図は本発明によるカウンタ制御回路の構成を示す
回路図である。 １．８・・・カウンタ ２．９・・・カウント用のクロック入力端子３、ｌＯ・
・・制御信号出力端子 ４．１１・・・カウンタ出力信号 ５・・・デコーダ　　６・・・デコーダの出力信号７・
・・制御信号発生部　　１２・・・Ｒ・ＯＭ％許出願出
願人日本電気エンジニアリング株式会社代理人　弁理士
　　井　ノ　ロ　　　　壽第１図 を 才２図

Claims (1)

【特許請求の範囲】
1. 入力クロックを計数し、所定の値まで計数したとき前記
   計数を停止するとともに制御信号を発生するカウンタ制
   御回路において、入力クロックを計数するカウンタと、
   前記計数出力をアドレスとし、計数値に対応して所定の
   値が格納されているＩ’（、ＯＭとから々す、前記ＲＯ
   Ｍから読みだされる値により前記カウンタな停止すると
   ともにその埴を制御信号とするように構成したカウンタ
   制御回路。