JPS59181978A - インバ−タ装置 - Google Patents
インバ−タ装置Info
- Publication number
- JPS59181978A JPS59181978A JP58055688A JP5568883A JPS59181978A JP S59181978 A JPS59181978 A JP S59181978A JP 58055688 A JP58055688 A JP 58055688A JP 5568883 A JP5568883 A JP 5568883A JP S59181978 A JPS59181978 A JP S59181978A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- voltage
- current
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
本発明はトラ、１７ジスタを用いたインバータ装置に関
するものである。
するものである。
［背景技術］
従来、この種のインバータ装置として！！１図に示すよ
うなものがあった。すなわち、直流電源（ト）にインタ
フタンス（Ｌｏ ） ｋ介してプッシュプル型のインバ
ータ回路（Ａ＞を接続したもので、インバータ回路囚′
は１対の発振用のトランジスタ（Ｑｌ）’（Ｑ２）′、
バイアス抵抗（Ｒ１）’（Ｒ２）’、１次巻線（１’ｌ
Ｉ ）’ （ｎ２）’、２次巻線（ｎ３）、帰還巻線（
ｎ４）ゲ有する発振トラシス＜ Ｔｌ ）’、１次巻線
（ｎ ＋ ）’（ｎ２）’にそれぞれ並列接続される共
振用コシデシサ（Ｃ３）’（Ｃ４）’とで＠成さｎてい
た。図中（Ｒ）は２次巻線（ｎ３）に並列接続された負
荷回路である。
うなものがあった。すなわち、直流電源（ト）にインタ
フタンス（Ｌｏ ） ｋ介してプッシュプル型のインバ
ータ回路（Ａ＞を接続したもので、インバータ回路囚′
は１対の発振用のトランジスタ（Ｑｌ）’（Ｑ２）′、
バイアス抵抗（Ｒ１）’（Ｒ２）’、１次巻線（１’ｌ
Ｉ ）’ （ｎ２）’、２次巻線（ｎ３）、帰還巻線（
ｎ４）ゲ有する発振トラシス＜ Ｔｌ ）’、１次巻線
（ｎ ＋ ）’（ｎ２）’にそれぞれ並列接続される共
振用コシデシサ（Ｃ３）’（Ｃ４）’とで＠成さｎてい
た。図中（Ｒ）は２次巻線（ｎ３）に並列接続された負
荷回路である。
いま、直流電源■の直流電圧がインバータ回路ωに与え
られると、バイアス抵抗（Ｒ１）’（Ｒ２）’を介して
、各トランジスタ（Ｑｌ）’（Ｑ２）’にベースバイア
スが与えられる。これにより、トランジスタ（Ｑｌ）’
（Ｑ２）’の一方が先にオシするが、仮にトランジスタ
（Ｑｌ）’がオシした場合、発振トラシス（Ｔｌ）の１
次巻線（ｎ ＋７（ｎ ２）のインタフタンスと共振用
コシデシｔｊ（Ｃａ） （Ｃ４）により振動電圧が生じ
、これが帰還％＠ （１４）に起電力を発生し、仙方の
トランジスタ（Ｃ２）’にオシする。以下同様にして、
トランジスタ（Ｑｌ ）’（Ｃ２）’が交互にオンオフ
して発振が始捷り、発振トラシス（Ｔ＋）”ｚ介して、
高周波の交流電圧が出力きれ負狗回路（Ｒ）に高周波電
圧が供給される。
られると、バイアス抵抗（Ｒ１）’（Ｒ２）’を介して
、各トランジスタ（Ｑｌ）’（Ｑ２）’にベースバイア
スが与えられる。これにより、トランジスタ（Ｑｌ）’
（Ｑ２）’の一方が先にオシするが、仮にトランジスタ
（Ｑｌ）’がオシした場合、発振トラシス（Ｔｌ）の１
次巻線（ｎ ＋７（ｎ ２）のインタフタンスと共振用
コシデシｔｊ（Ｃａ） （Ｃ４）により振動電圧が生じ
、これが帰還％＠ （１４）に起電力を発生し、仙方の
トランジスタ（Ｃ２）’にオシする。以下同様にして、
トランジスタ（Ｑｌ ）’（Ｃ２）’が交互にオンオフ
して発振が始捷り、発振トラシス（Ｔ＋）”ｚ介して、
高周波の交流電圧が出力きれ負狗回路（Ｒ）に高周波電
圧が供給される。
第２図（ａ） （ｂ）は、第１図従来例のトランジスタ
（Ｑ ＋）’ （Ｑ ２ ）’に印加される電圧ＶＣＥ
およびコレクタ電流ｌｃの波形であり、図から（７）ら
刀・なように、トラ、１７．；スタ（Ｑ ｌ）’（Ｃ２
）’に流れるコレクタ電流１ｃはインタフタンス（Ｌ。
（Ｑ ＋）’ （Ｑ ２ ）’に印加される電圧ＶＣＥ
およびコレクタ電流ｌｃの波形であり、図から（７）ら
刀・なように、トラ、１７．；スタ（Ｑ ｌ）’（Ｃ２
）’に流れるコレクタ電流１ｃはインタフタンス（Ｌ。
）により定電流化きれてほぼフラットな直流電流となる
ので、スイッチジグ損失が小さくなる特徴を有している
。しかしながら、トラ：７ジスタ（Ｑ ＋ ）’（Ｃ２
）の印加電圧ｖｃＥのピーク値は電源電圧ＶＥの略５倍
になるので、高耐圧のトランジスタが必要となり、コス
トが高くなるという欠点があった。
ので、スイッチジグ損失が小さくなる特徴を有している
。しかしながら、トラ：７ジスタ（Ｑ ＋ ）’（Ｃ２
）の印加電圧ｖｃＥのピーク値は電源電圧ＶＥの略５倍
になるので、高耐圧のトランジスタが必要となり、コス
トが高くなるという欠点があった。
［発明の目的］
本発明は上記の点ＶＣ鑑みて為されたものであり、その
目的とするところは入力力率が改善され、し力・も発振
用のトラ：ジスタに印加される電圧が低減されるととも
に、スイッチジグ損失が低減さｔ″したイシノヘータ装
釘奮提供することにある。
目的とするところは入力力率が改善され、し力・も発振
用のトラ：ジスタに印加される電圧が低減されるととも
に、スイッチジグ損失が低減さｔ″したイシノヘータ装
釘奮提供することにある。
［発明の開示］
（実施例１）
第３図は不発りＪ−実施例であり、（ＤＢ）は交に電源
（ＡＣ）を全波整流するタイオー１ｚブリツジよりなる
整流回路であり、整流回路（、Ｄ Ｂ ）出力ＶｃＶｉ
第１のイ：／タタタンス（Ｌ＋）ｋ介して平滑回路いが
並列接続されている。この平滑回路Ｆ’）はタイオード
（ＤＩ）および第２のインタフタンス（Ｒ２）の直列回
路の両端に第１の平滑〕シブ−Ｊす（Ｃ１）、第２の平
滑コシデーＪ寸（Ｃ２）を夫々直列接続しπものであり
、タイオード（ＤＩ）の整流方向と整流回路（ＤＢ）の
整流方向とが逆方向となるようにして整流回路（ＤＢ）
の出力端間にインタフタンス（Ｌ＋）ｋ介して並列接続
される。トランジスタ（Ｑｌ）にて形成δｎる第１のイ
ンバータ発振部（Ａ１）は平滑コンデンサ（Ｃ１）・タ
イオード（ＤＩ）およびイ：７タクタシス（Ｒ２）の直
列回路に並列接続されるとともに、トランジスタ（Ｃ２
）にて形成される第２のインバータ発振部（Ａ２）に平
滑コンデンサ（Ｃ１）、タイオード（ＤＩ）およびイン
タフタンス（Ｒ２）の直列回路に並列接続され、両イン
バータ発振都（ＡＩ）（Ａ２）のトー５シジス（Ｑｌ）
（Ｃ２）のベースエ三ツタ間には、発振トラシス（Ｔ
ｊ）の帰還巻糺：（ｒｚ） （Ｒ５）がそれぞれ粗絞
されており、トラ：、Ｉジスタ（Ｑｌ）（Ｃ２）が交互
にオシオフするようになっている。そしてトランジスタ
（Ｑｌ’）（Ｃ２）のオーＪ時に１次倦・勝（ｎｌ）
（ｒｚ）に流れる電油、によって発振トラシス（Ｔ１）
の鉄心が交互に逆方向に励磁されており、２次巻糾（Ｒ
３）には負荷回路（ト））に供給される高周波電圧■２
が出力されるようになっている。なお抵抗（Ｒ１）（Ｒ
２）はトラ：７ジスタ（Ｑｌ）（０２）？起動するため
のバイアス抵抗であり、］′Ｊデンす（Ｃ３＞（Ｃ４）
は共振用のコンデンサである。
（ＡＣ）を全波整流するタイオー１ｚブリツジよりなる
整流回路であり、整流回路（、Ｄ Ｂ ）出力ＶｃＶｉ
第１のイ：／タタタンス（Ｌ＋）ｋ介して平滑回路いが
並列接続されている。この平滑回路Ｆ’）はタイオード
（ＤＩ）および第２のインタフタンス（Ｒ２）の直列回
路の両端に第１の平滑〕シブ−Ｊす（Ｃ１）、第２の平
滑コシデーＪ寸（Ｃ２）を夫々直列接続しπものであり
、タイオード（ＤＩ）の整流方向と整流回路（ＤＢ）の
整流方向とが逆方向となるようにして整流回路（ＤＢ）
の出力端間にインタフタンス（Ｌ＋）ｋ介して並列接続
される。トランジスタ（Ｑｌ）にて形成δｎる第１のイ
ンバータ発振部（Ａ１）は平滑コンデンサ（Ｃ１）・タ
イオード（ＤＩ）およびイ：７タクタシス（Ｒ２）の直
列回路に並列接続されるとともに、トランジスタ（Ｃ２
）にて形成される第２のインバータ発振部（Ａ２）に平
滑コンデンサ（Ｃ１）、タイオード（ＤＩ）およびイン
タフタンス（Ｒ２）の直列回路に並列接続され、両イン
バータ発振都（ＡＩ）（Ａ２）のトー５シジス（Ｑｌ）
（Ｃ２）のベースエ三ツタ間には、発振トラシス（Ｔ
ｊ）の帰還巻糺：（ｒｚ） （Ｒ５）がそれぞれ粗絞
されており、トラ：、Ｉジスタ（Ｑｌ）（Ｃ２）が交互
にオシオフするようになっている。そしてトランジスタ
（Ｑｌ’）（Ｃ２）のオーＪ時に１次倦・勝（ｎｌ）
（ｒｚ）に流れる電油、によって発振トラシス（Ｔ１）
の鉄心が交互に逆方向に励磁されており、２次巻糾（Ｒ
３）には負荷回路（ト））に供給される高周波電圧■２
が出力されるようになっている。なお抵抗（Ｒ１）（Ｒ
２）はトラ：７ジスタ（Ｑｌ）（０２）？起動するため
のバイアス抵抗であり、］′Ｊデンす（Ｃ３＞（Ｃ４）
は共振用のコンデンサである。
以下、実施例１の動作について説りＪする。第４図は第
３図実施例の動作波形図であυ、同図（ａ）は交流電源
＜Ａｃ’）＊全波整流した察流電圧ＶＤＣ１同図（ｂ）
は３１７−滑コシヂｙ ’ｊ （ＣＩ） （、Ｃ２）の
両端電圧ＶＣ！ｌ 、ＶＯ２、同図（ｃ）＃ｔインバー
タ発振都（ＡＩ）（Ａ ２） ヘ（ｒ）供給電圧ＶＡＩ
、ｖＡ２、ｌｉＪ ＩＡ （ｄ） Ｉｄ 平滑ｍｌ ｙ
デｙ’ｊ （ＣＩ） （Ｃ２）に流れる電流ＩＣ，、、
、ＩＣ２、同図（ｅ）はインバータ回路（Ａ）〃・ら出
力きれる高周波電圧■２、同図（ｆ）は交流電源（ＡＣ
）〃・らの入力電流Ｉｓヶ示している。上図から明ら力
・なように、交流型＠（ＡＣ）孕全波整流した企流′電
圧■コ−Ｃが筒い期間（１＋〜ｔ２、ｔ３〜ｔ４、ｔ５
〜ｔ６）においては、インバータ発振部（Ａｔ）’＝ｒ
介して平滑コ−）ヂシサ（Ｃ２）が充電されるとともに
、インバータ発振部（Ａ２）を介して平滑コシデーＪす
（Ｃ−が充電きｎるようになっており、両平滑コンデシ
寸（ＣＩ）（Ｃ２）の充電電流ＩＣｌ５１０２の合成電
流が交流牢１源（Ａ Ｃ）からの入力電流Ｉｓとなる。
３図実施例の動作波形図であυ、同図（ａ）は交流電源
＜Ａｃ’）＊全波整流した察流電圧ＶＤＣ１同図（ｂ）
は３１７−滑コシヂｙ ’ｊ （ＣＩ） （、Ｃ２）の
両端電圧ＶＣ！ｌ 、ＶＯ２、同図（ｃ）＃ｔインバー
タ発振都（ＡＩ）（Ａ ２） ヘ（ｒ）供給電圧ＶＡＩ
、ｖＡ２、ｌｉＪ ＩＡ （ｄ） Ｉｄ 平滑ｍｌ ｙ
デｙ’ｊ （ＣＩ） （Ｃ２）に流れる電流ＩＣ，、、
、ＩＣ２、同図（ｅ）はインバータ回路（Ａ）〃・ら出
力きれる高周波電圧■２、同図（ｆ）は交流電源（ＡＣ
）〃・らの入力電流Ｉｓヶ示している。上図から明ら力
・なように、交流型＠（ＡＣ）孕全波整流した企流′電
圧■コ−Ｃが筒い期間（１＋〜ｔ２、ｔ３〜ｔ４、ｔ５
〜ｔ６）においては、インバータ発振部（Ａｔ）’＝ｒ
介して平滑コ−）ヂシサ（Ｃ２）が充電されるとともに
、インバータ発振部（Ａ２）を介して平滑コシデーＪす
（Ｃ−が充電きｎるようになっており、両平滑コンデシ
寸（ＣＩ）（Ｃ２）の充電電流ＩＣｌ５１０２の合成電
流が交流牢１源（Ａ Ｃ）からの入力電流Ｉｓとなる。
但し、平ｆ’ｙｔ］ンチシリ（ＣＩ）（Ｃ２）に流れる
高周波充電電流はインタフタンス（Ｌｌ）によるフィル
タ効果によつてカットされる。また、両平滑コンデシサ
（Ｃ１）（Ｃ２）に整流電圧■Ｄｃのピーク値よりも低
い電圧で充電され、各平滑コンデンサ（ＣＩ）（Ｃ：ｔ
）の両端電圧ＶＣＩ、ＶＣ２が整流電圧ＶＤＣよりも高
くなったとき（ｔ２〜ｔ３、ｔ４〜ｔｓ ） （ＶＤＯ
＜ ＶＣ＋ ＋ ＶＣ２あるいは整流電圧ＶＤＣのピー
ク値の略半分以下の電圧になったとき）においては、交
流電源（、Ａ Ｃ）〃・ら整流回路（ＤＢ）に電流Ｉｓ
が流れず、平滑コンデンサ（ＣＩ）の充電電荷がダイオ
ード（Ｄｌ）およびイ：／タクタシス（Ｃ２）ｋ介して
インバータ発振部（Ａ１）に数箱５し、平滑コンデンサ
（Ｃ２）の充電電荷かタイオート（Ｄｌ）およびインタ
フタシス（Ｃ２）′（ｌｌ−介してインバータ発振部（
Ａ２）に放電するものである。したがって、各インバー
タ発振部（Ａ１）（Ａ２）への供給電圧Ｖｐ、＋、Ｖ
Ａ ２は’Ａ ４図（ｅ）に示すように０■筐で低下す
ることのない直流電圧となり、リップルは整流電圧ＶＤ
ｃに比べて十分小さいので、負荷回路（Ｒ）へ低周波リ
ツづルの小さい安定した高周波電圧Ｖ２ ｋ供給できる
ことになる。筐た、交流電飾（Ａ Ｃ’）からインバー
タ回路眞）への入力電流ＩＳＶ′ｉ第Φ図（ｆ）に示す
ように休止区間が短く、しかもピーク値が低い電流とな
り、入力刃車が非常に敗者されることになる。また、平
滑コンデ：７’ｊ （ＣＩ）（Ｃ３）の充放電、は適尚
なイシピータシスを有するインバータ発振部（Ａ ＋）
（Ａ−２）およびインタフタシス（Ｌｌ＞ （Ｃ２）
ｋ介して行なわれるため平滑コンデンサＣＣ＋）（Ｃ２
）への大電流サージを防山することかできる。なお、整
流回路の出力に平滑コンデンサを並列接続してインバー
タ回路に直流電のを供給した従来例（図下せず）ＶＣあ
っては、平滑コンデンサの容量全天きくすると入力カ皐
か悪くなる上人電流サージが流れるという不都合があっ
た。
高周波充電電流はインタフタンス（Ｌｌ）によるフィル
タ効果によつてカットされる。また、両平滑コンデシサ
（Ｃ１）（Ｃ２）に整流電圧■Ｄｃのピーク値よりも低
い電圧で充電され、各平滑コンデンサ（ＣＩ）（Ｃ：ｔ
）の両端電圧ＶＣＩ、ＶＣ２が整流電圧ＶＤＣよりも高
くなったとき（ｔ２〜ｔ３、ｔ４〜ｔｓ ） （ＶＤＯ
＜ ＶＣ＋ ＋ ＶＣ２あるいは整流電圧ＶＤＣのピー
ク値の略半分以下の電圧になったとき）においては、交
流電源（、Ａ Ｃ）〃・ら整流回路（ＤＢ）に電流Ｉｓ
が流れず、平滑コンデンサ（ＣＩ）の充電電荷がダイオ
ード（Ｄｌ）およびイ：／タクタシス（Ｃ２）ｋ介して
インバータ発振部（Ａ１）に数箱５し、平滑コンデンサ
（Ｃ２）の充電電荷かタイオート（Ｄｌ）およびインタ
フタシス（Ｃ２）′（ｌｌ−介してインバータ発振部（
Ａ２）に放電するものである。したがって、各インバー
タ発振部（Ａ１）（Ａ２）への供給電圧Ｖｐ、＋、Ｖ
Ａ ２は’Ａ ４図（ｅ）に示すように０■筐で低下す
ることのない直流電圧となり、リップルは整流電圧ＶＤ
ｃに比べて十分小さいので、負荷回路（Ｒ）へ低周波リ
ツづルの小さい安定した高周波電圧Ｖ２ ｋ供給できる
ことになる。筐た、交流電飾（Ａ Ｃ’）からインバー
タ回路眞）への入力電流ＩＳＶ′ｉ第Φ図（ｆ）に示す
ように休止区間が短く、しかもピーク値が低い電流とな
り、入力刃車が非常に敗者されることになる。また、平
滑コンデ：７’ｊ （ＣＩ）（Ｃ３）の充放電、は適尚
なイシピータシスを有するインバータ発振部（Ａ ＋）
（Ａ−２）およびインタフタシス（Ｌｌ＞ （Ｃ２）
ｋ介して行なわれるため平滑コンデンサＣＣ＋）（Ｃ２
）への大電流サージを防山することかできる。なお、整
流回路の出力に平滑コンデンサを並列接続してインバー
タ回路に直流電のを供給した従来例（図下せず）ＶＣあ
っては、平滑コンデンサの容量全天きくすると入力カ皐
か悪くなる上人電流サージが流れるという不都合があっ
た。
ところで、第５図実施例のイー、Ｊタフタシス（Ｌ＋’
）（Ｃ２）はトランジスタ（Ｑｌ）（Ｃ２）Ｋ流ｎる電
流會はぼ平坦にしてトランジスタ（Ｑｌ） （Ｃ２）の
スイッチシジ損失全低減させると共に、交流電飾（ＡＣ
）の投入時に、整流回路（ＤＢ）ヵ・ら、インタフタシ
ス（Ｌｌ）、発振トランス（ＴＩ）の１次巻線（−ｒｚ
）、トランジスタ（Ｑｌ）、平滑コンデンサ（Ｃ２）に
流７１−る突入電、流や、整流回路（ＤＢ）からインタ
フタシス（Ｉ−＋）、平ｉコンヂシサ（ＣＩ）、発振ト
ラシス（Ｔ＋）の１次巻線（Ｃ２）、トランジスタ（Ｃ
２） ’ｉｒ：介して流れる突入電流全低減させるため
のものであり、以下、インバータ回路（ハ））の高周波
動作を第５図の動作波形ケ用いて説明する。同図（ａ）
は発振トラシス（Ｔ１）の２次巻糺１（Ｃ３）から出力
σねる高周波昂、圧ｖ２、同図（ｂ）はインタフタシス
（Ｌｌ）あるいは（Ｃ２）の両端］、圧ＶＬＩ 、ＶＴ
Ｊ２、同図（Ｃ）はインタフタシス（Ｌｌ）ある′Ｖ）
は（Ｃ２）に流れる電９流Ｉ Ｌ ｌ、ＩＬ２、同図（
ｄ）はトランジスタ（Ｃ２）のコしクタ電圧Ｖｃ （Ｑ
２ ’）、コレクタ電流ＩＣ（Ｃ２）、同図（ｅ）は
トランジスタ（Ｑｌ）のコレクタ電圧Ｖｃ （Ｑ ＋
）、〕１ノクタ電流Ｉｃ（Ｑ １）、同図（ｆ）はトラ
ンジスタ（Ｑｌ）のベースエ三ツタｍ１に印カロされる
電圧Ｖ房（Ｑｌ）、同図（ｇ）はトラーＪジスタ（Ｃ２
）のベース１３９９間に印加される電圧ＶＰ、Ｂ、（Ｃ
２）である。
）（Ｃ２）はトランジスタ（Ｑｌ）（Ｃ２）Ｋ流ｎる電
流會はぼ平坦にしてトランジスタ（Ｑｌ） （Ｃ２）の
スイッチシジ損失全低減させると共に、交流電飾（ＡＣ
）の投入時に、整流回路（ＤＢ）ヵ・ら、インタフタシ
ス（Ｌｌ）、発振トランス（ＴＩ）の１次巻線（−ｒｚ
）、トランジスタ（Ｑｌ）、平滑コンデンサ（Ｃ２）に
流７１−る突入電、流や、整流回路（ＤＢ）からインタ
フタシス（Ｉ−＋）、平ｉコンヂシサ（ＣＩ）、発振ト
ラシス（Ｔ＋）の１次巻線（Ｃ２）、トランジスタ（Ｃ
２） ’ｉｒ：介して流れる突入電流全低減させるため
のものであり、以下、インバータ回路（ハ））の高周波
動作を第５図の動作波形ケ用いて説明する。同図（ａ）
は発振トラシス（Ｔ１）の２次巻糺１（Ｃ３）から出力
σねる高周波昂、圧ｖ２、同図（ｂ）はインタフタシス
（Ｌｌ）あるいは（Ｃ２）の両端］、圧ＶＬＩ 、ＶＴ
Ｊ２、同図（Ｃ）はインタフタシス（Ｌｌ）ある′Ｖ）
は（Ｃ２）に流れる電９流Ｉ Ｌ ｌ、ＩＬ２、同図（
ｄ）はトランジスタ（Ｃ２）のコしクタ電圧Ｖｃ （Ｑ
２ ’）、コレクタ電流ＩＣ（Ｃ２）、同図（ｅ）は
トランジスタ（Ｑｌ）のコレクタ電圧Ｖｃ （Ｑ ＋
）、〕１ノクタ電流Ｉｃ（Ｑ １）、同図（ｆ）はトラ
ンジスタ（Ｑｌ）のベースエ三ツタｍ１に印カロされる
電圧Ｖ房（Ｑｌ）、同図（ｇ）はトラーＪジスタ（Ｃ２
）のベース１３９９間に印加される電圧ＶＰ、Ｂ、（Ｃ
２）である。
まず・整流電圧■１・Ｃカニ平滑コンデ−）す（ＣＩ）
（Ｃ２）の両端電圧■ｃ１、ＶＣ２の和よりも小さいと
き（ｔ＋−ｔ２、ｔ３−ｔ４、ｔ６−ｔ６）の動作を詳
細に説明する。いま、抵抗（Ｒ，）を通してトランジス
タ（Ｑｌ）および（Ｃ２）にベース電流が供給されると
、トランジスタ（Ｑ ＋） （Ｃ２）が同時にオン状態
になり、インタフタシス（Ｌｌ）によって安定化された
電流が流れるか、トランジスタ（Ｑｌ＞ （Ｃ２）に流
れるＮ ｘｔのアシバラシスによって発振トランス（Ｔ
１）と共振用コンデンサ（Ｃ３） （Ｃ４）とによる共
振が開始される。この共振電圧が帰還巻＋ｖＪ！（Ｃ４
）（Ｃ５）に生じ、始めにトランジスタ（句］）のべ−
スエ三ツタ間に印加される電圧ＶＢＥ（Ｑｌ）が高くな
り、トラーＪジスタ（Ｃ２）のベース１３９９間に印加
される電圧ＶＢＢ； （Ｃ２）が低くなった場合には、
トラーＪジスタ（Ｑｌ）のベースエミッタ間がｊ−バイ
アスされるとともにトランジスタ（Ｃ２）のべ−スエ三
ツタ間が逆バイアスされ、トランジスタ（Ｑｌ）がオシ
し、トランジスタ（Ｃ２）がオフする。
（Ｃ２）の両端電圧■ｃ１、ＶＣ２の和よりも小さいと
き（ｔ＋−ｔ２、ｔ３−ｔ４、ｔ６−ｔ６）の動作を詳
細に説明する。いま、抵抗（Ｒ，）を通してトランジス
タ（Ｑｌ）および（Ｃ２）にベース電流が供給されると
、トランジスタ（Ｑ ＋） （Ｃ２）が同時にオン状態
になり、インタフタシス（Ｌｌ）によって安定化された
電流が流れるか、トランジスタ（Ｑｌ＞ （Ｃ２）に流
れるＮ ｘｔのアシバラシスによって発振トランス（Ｔ
１）と共振用コンデンサ（Ｃ３） （Ｃ４）とによる共
振が開始される。この共振電圧が帰還巻＋ｖＪ！（Ｃ４
）（Ｃ５）に生じ、始めにトランジスタ（句］）のべ−
スエ三ツタ間に印加される電圧ＶＢＥ（Ｑｌ）が高くな
り、トラーＪジスタ（Ｃ２）のベース１３９９間に印加
される電圧ＶＢＢ； （Ｃ２）が低くなった場合には、
トラーＪジスタ（Ｑｌ）のベースエミッタ間がｊ−バイ
アスされるとともにトランジスタ（Ｃ２）のべ−スエ三
ツタ間が逆バイアスされ、トランジスタ（Ｑｌ）がオシ
し、トランジスタ（Ｃ２）がオフする。
このとき交流電源（ＡＣ）→整流回路（ＤＢ）→インタ
フタシス（Ｌｌ）→発振トラシス（ＴＩ）の１次巻線（
ｎｔ）（コンデ：／ 、ｔｊ （Ｃ３） ） →ｌ−５
ンＱ スタ（Ｑｌ）→平滑コシデ、１．７す（Ｃ２）を
介して電流が流れ、１次巻線（ｎ＋）とコンデンサ（Ｃ
３）よりなる共振回路とイ、１７タクタンス（Ｌｌ）に
電磁エネルギーが蓄積される。ここに、インダクタシス
（Ｌ＋）を適当値に設定することによってインダクタシ
ス（Ｌ＋）、トランジスタ（Ｑｌ）に流れる旬、流ＩＬ
Ｉ、Ｉｃ（Ｑｌ）はほぼフラットな電流となる。共振が
進行し共振電圧が反転すると、帰還巻線（ｎ４） （１
１５）の誘起電圧も反転してトランジスタ（Ｑｌ）−が
オフしトランジスタ（Ｃ２）がオンする。なお、インダ
クタシス（Ｌ＋）に流れる電流ＩＬＩけトランジスタ（
、Ｑｌ）からトランジスタ（Ｃ２）に流れ始め、同筒に
発振トラシス（Ｔｌ）に流れる電流は共振用のコンデン
サ（Ｃ３） （Ｃ４）に流れて発振トランス（Ｔ１）の
出力電圧込の極性が反転し、帰還巻線（ｎ４） （ｎｓ
）の誘起電圧の極性も反転してトラ、７ジスタ（Ｃ２）
のベースエ三ツタ間が順バイアスされ、トラ′Ｊ、；ス
タ（Ｑｌ）のベースエ三ツタ問が逆バイアスされ、トラ
−、／ジスタ（Ｃ２）がオシして、トランジスタ（Ｑｌ
）がオフする。このようにしてトラ、１７ジスタ（Ｃ２
）がオンすると、トラーＪジスタ（Ｑｌ）がオフする時
にイー）タフタシス（Ｌｌ）に蓄積されている電磁エネ
ルギーと交流電源（ＡＣ）とが垂畳され、交流電、妹（
ＡＣ）→整流回路（ＤＢ）→インダクタシス（Ｌｌ）→
コンデシリ（ＣＩ）→１次巻線（ｎｚ） （コンデ：／
す（Ｃ４））→トランジスタ（Ｃ２）を介して電流が流
れ、発振トラシス（Ｔ＋）の１次巻線（ｎｚ）とコシデ
ーＪｔＩ’ （Ｃ４）よりなる共振回路と、インダクタ
シス（Ｌ＋）に電磁エネルギーが蓄積される。この場合
、インダクタシス（Ｌ ＋） ＶＣ以上ｊ−白 丁Ｘ−− に１連続した電流が流れ、発振トラシス（Ｔ１）は共振
コシデー／ ’ｊ （Ｃ４）と共に共振を続けることに
なる。ここに、イー、／タフタシス（Ｌｌ）にはトラン
ジスタ（Ｑｌ）（Ｃ２：ｌがオシオフする毎に電磁エネ
ルギーが蓄積放出されることになり、イ：７タクタシス
（Ｌ＋）ｋ適当仙に設定することにより、インダクタシ
ス（ｔ、１＞およびトランジスタ（Ｑｌ）（Ｃ２）に流
れる電流１１．１、Ｉｃ（ＱｌＪ、Ｉｃ（Ｃ２’）ｋ殆
んどリツづルのないフラットな電流とすることができる
ことＶｒｃなる。共振が進み帰還巻線（ｎ４）（ｎｓ）
電圧が減少してトランジスタ（Ｃ２）のベースエ三ツタ
間順方向しきい値電圧（０，６Ｖ ）以下になるとトラ
ンジスタ（Ｑｌ）のベースエ三ツタ間に印加される電圧
ＶＢＦ・（Ｑ ＋）が正（順バイアス）となり、発振ト
ラシス（Ｔ１）に流れる電流によってトランジスタ（Ｃ
２）はオフ、トランジスタ（Ｑｌ）はオンとな る。
フタシス（Ｌｌ）→発振トラシス（ＴＩ）の１次巻線（
ｎｔ）（コンデ：／ 、ｔｊ （Ｃ３） ） →ｌ−５
ンＱ スタ（Ｑｌ）→平滑コシデ、１．７す（Ｃ２）を
介して電流が流れ、１次巻線（ｎ＋）とコンデンサ（Ｃ
３）よりなる共振回路とイ、１７タクタンス（Ｌｌ）に
電磁エネルギーが蓄積される。ここに、インダクタシス
（Ｌ＋）を適当値に設定することによってインダクタシ
ス（Ｌ＋）、トランジスタ（Ｑｌ）に流れる旬、流ＩＬ
Ｉ、Ｉｃ（Ｑｌ）はほぼフラットな電流となる。共振が
進行し共振電圧が反転すると、帰還巻線（ｎ４） （１
１５）の誘起電圧も反転してトランジスタ（Ｑｌ）−が
オフしトランジスタ（Ｃ２）がオンする。なお、インダ
クタシス（Ｌ＋）に流れる電流ＩＬＩけトランジスタ（
、Ｑｌ）からトランジスタ（Ｃ２）に流れ始め、同筒に
発振トラシス（Ｔｌ）に流れる電流は共振用のコンデン
サ（Ｃ３） （Ｃ４）に流れて発振トランス（Ｔ１）の
出力電圧込の極性が反転し、帰還巻線（ｎ４） （ｎｓ
）の誘起電圧の極性も反転してトラ、７ジスタ（Ｃ２）
のベースエ三ツタ間が順バイアスされ、トラ′Ｊ、；ス
タ（Ｑｌ）のベースエ三ツタ問が逆バイアスされ、トラ
−、／ジスタ（Ｃ２）がオシして、トランジスタ（Ｑｌ
）がオフする。このようにしてトラ、１７ジスタ（Ｃ２
）がオンすると、トラーＪジスタ（Ｑｌ）がオフする時
にイー）タフタシス（Ｌｌ）に蓄積されている電磁エネ
ルギーと交流電源（ＡＣ）とが垂畳され、交流電、妹（
ＡＣ）→整流回路（ＤＢ）→インダクタシス（Ｌｌ）→
コンデシリ（ＣＩ）→１次巻線（ｎｚ） （コンデ：／
す（Ｃ４））→トランジスタ（Ｃ２）を介して電流が流
れ、発振トラシス（Ｔ＋）の１次巻線（ｎｚ）とコシデ
ーＪｔＩ’ （Ｃ４）よりなる共振回路と、インダクタ
シス（Ｌ＋）に電磁エネルギーが蓄積される。この場合
、インダクタシス（Ｌ ＋） ＶＣ以上ｊ−白 丁Ｘ−− に１連続した電流が流れ、発振トラシス（Ｔ１）は共振
コシデー／ ’ｊ （Ｃ４）と共に共振を続けることに
なる。ここに、イー、／タフタシス（Ｌｌ）にはトラン
ジスタ（Ｑｌ）（Ｃ２：ｌがオシオフする毎に電磁エネ
ルギーが蓄積放出されることになり、イ：７タクタシス
（Ｌ＋）ｋ適当仙に設定することにより、インダクタシ
ス（ｔ、１＞およびトランジスタ（Ｑｌ）（Ｃ２）に流
れる電流１１．１、Ｉｃ（ＱｌＪ、Ｉｃ（Ｃ２’）ｋ殆
んどリツづルのないフラットな電流とすることができる
ことＶｒｃなる。共振が進み帰還巻線（ｎ４）（ｎｓ）
電圧が減少してトランジスタ（Ｃ２）のベースエ三ツタ
間順方向しきい値電圧（０，６Ｖ ）以下になるとトラ
ンジスタ（Ｑｌ）のベースエ三ツタ間に印加される電圧
ＶＢＦ・（Ｑ ＋）が正（順バイアス）となり、発振ト
ラシス（Ｔ１）に流れる電流によってトランジスタ（Ｃ
２）はオフ、トランジスタ（Ｑｌ）はオンとな る。
以上のこと力・ら明らかなように、トランジスタ（Ｑｌ
）（Ｃ２）のスイッチ、７タがコレクタ電圧Ｖｃ（Ｑｌ
）、ＶＣ（Ｃ２）が低いときに行なわれ、また、コレク
タ電流Ｉｃ（Ｑｌ）、ＩＣ（Ｃ２）はイー）タフタンス
（Ｌｌ）により制限を受けているため矩形波となるので
、スイッチング損失が少なくなり、電源投入時の突入電
流も少くなる。さらに、イシバータ発振部（Ａ＋） （
Ａ２） ＶＣ供給される電圧ＶＡ＋ 、 ＶＡ２ Ｔｒ
ｉ平滑コシデシサ（ＣＩ） （Ｃ２）の両端電圧Ｖｃ１
、■ｃ２であり、平滑コンデンサ（ＣＩ） （Ｃ２）
ｉｌ″ｊ交流電源（ＡＣ）の整流電圧ＶＤＣを分圧した
電圧となるので、トラ、１７ジスタ（Ｑｌ） （Ｃ２）
に印加される旬、圧が半減するととＫなり、トラーＪジ
スタ（Ｑｌ）（Ｃ２）として低耐圧で高周波特性が良く
、安価なものを使用できる。
）（Ｃ２）のスイッチ、７タがコレクタ電圧Ｖｃ（Ｑｌ
）、ＶＣ（Ｃ２）が低いときに行なわれ、また、コレク
タ電流Ｉｃ（Ｑｌ）、ＩＣ（Ｃ２）はイー）タフタンス
（Ｌｌ）により制限を受けているため矩形波となるので
、スイッチング損失が少なくなり、電源投入時の突入電
流も少くなる。さらに、イシバータ発振部（Ａ＋） （
Ａ２） ＶＣ供給される電圧ＶＡ＋ 、 ＶＡ２ Ｔｒ
ｉ平滑コシデシサ（ＣＩ） （Ｃ２）の両端電圧Ｖｃ１
、■ｃ２であり、平滑コンデンサ（ＣＩ） （Ｃ２）
ｉｌ″ｊ交流電源（ＡＣ）の整流電圧ＶＤＣを分圧した
電圧となるので、トラ、１７ジスタ（Ｑｌ） （Ｃ２）
に印加される旬、圧が半減するととＫなり、トラーＪジ
スタ（Ｑｌ）（Ｃ２）として低耐圧で高周波特性が良く
、安価なものを使用できる。
−・方、第４図の期間（ｔ２〜ｔ３、ｔ ４〜ｔ ｓ
） Ｉｃ オケるイシバータ回路（４）の高周阪動作に
ついても上述の高周波動作と略同−であり、この場合、
インダクタシス（Ｌ２）にてトランジスタ（Ｑｌ）（Ｃ
２）のコレクタ電流ＩＣ（Ｃ）＋）、Ｉｃ（Ｑｚ）が平
坦化されるととＫなる。
） Ｉｃ オケるイシバータ回路（４）の高周阪動作に
ついても上述の高周波動作と略同−であり、この場合、
インダクタシス（Ｌ２）にてトランジスタ（Ｑｌ）（Ｃ
２）のコレクタ電流ＩＣ（Ｃ）＋）、Ｉｃ（Ｑｚ）が平
坦化されるととＫなる。
（実施例２）
第６図は他の実施例葡示すもので、帰還巻線（ｎ４）（
ｎ５）の一端をタイオート（Ｄ２）（Ｄ３）ｋ介してト
ランジスタ（Ｑｌ）（Ｑ？）のペースエミッタに接続す
ることにより、過大なベース電流が流れるのを防止し、
トランジスタ（Ｑｌ）（Ｃ２）のベースでの損失とスイ
ッチ、、７タ損失とが低減できるようになっている。−
！た、負荷回路（Ｒ）として放電灯（Ｊ！＋ ）（／！
？）ｋ接続しており、発振トランス（Ｔｉ）には放電灯
（−＃＋） （β２）のフイラメン１−を予熱する予熱
巻線（Ｔ、６） （ｎ ７） （ｒ＋ ｓ’）が設けら
れている。この場合、インバータ回路図の高周波出力■
２は低周波リッづルが少ないので、ちらつきがなく発光
効率の良い放電灯点灯装置が形成できることになる。タ
イヌード（Ｄ４） （Ｄ５）はトランジスタ（ＱＩ）（
Ｃ２）のオシオフ時に発振トラシス（Ｔ１）の電圧によ
って第、６図の破線で丁アような閉回路ａ全通して念、
峻な電流が流ｎることがないようにしてスイッチ′Ｊり
損失を低減するとともにトランジスタ（Ｑｌ）（Ｃ２）
の損傷を防止するものである。すなわち、図における矢
印はトラ−）ジスタ（Ｑｌ）がオシからオフへ移行する
場合の電流方向を示しており、平滑コシデンサ（Ｃ＋
） （Ｃ２）の両端電圧ＶＣＩ、ＶＣ２が各々打消し合
って発振トラシス（Ｔ］）の１次＠線（ｒｚ：１（ｎ２
Ｊの電圧によって閉回路ａに急、峻な電流がびｆ、れる
。この電流は一方の１−ランジスタ（Ｃ２）に対して１
三ツタからコレクタへの逆電流となるので、トランジス
タ（Ｃ２）のスイッチシタ損失が犬となるとともに、信
頼１１１１．が低下する恐れがあるが、タイオート（Ｄ
５）によってこの電流が阻止できることＶＣなる。一方
、トラ、１７ジスタ（Ｃ２）がオシからオフに移行する
場８には１不矢印とは逆の電流が流れようとするが、タ
イオート（Ｄ４）によって阻止されることになる。
ｎ５）の一端をタイオート（Ｄ２）（Ｄ３）ｋ介してト
ランジスタ（Ｑｌ）（Ｑ？）のペースエミッタに接続す
ることにより、過大なベース電流が流れるのを防止し、
トランジスタ（Ｑｌ）（Ｃ２）のベースでの損失とスイ
ッチ、、７タ損失とが低減できるようになっている。−
！た、負荷回路（Ｒ）として放電灯（Ｊ！＋ ）（／！
？）ｋ接続しており、発振トランス（Ｔｉ）には放電灯
（−＃＋） （β２）のフイラメン１−を予熱する予熱
巻線（Ｔ、６） （ｎ ７） （ｒ＋ ｓ’）が設けら
れている。この場合、インバータ回路図の高周波出力■
２は低周波リッづルが少ないので、ちらつきがなく発光
効率の良い放電灯点灯装置が形成できることになる。タ
イヌード（Ｄ４） （Ｄ５）はトランジスタ（ＱＩ）（
Ｃ２）のオシオフ時に発振トラシス（Ｔ１）の電圧によ
って第、６図の破線で丁アような閉回路ａ全通して念、
峻な電流が流ｎることがないようにしてスイッチ′Ｊり
損失を低減するとともにトランジスタ（Ｑｌ）（Ｃ２）
の損傷を防止するものである。すなわち、図における矢
印はトラ−）ジスタ（Ｑｌ）がオシからオフへ移行する
場合の電流方向を示しており、平滑コシデンサ（Ｃ＋
） （Ｃ２）の両端電圧ＶＣＩ、ＶＣ２が各々打消し合
って発振トラシス（Ｔ］）の１次＠線（ｒｚ：１（ｎ２
Ｊの電圧によって閉回路ａに急、峻な電流がびｆ、れる
。この電流は一方の１−ランジスタ（Ｃ２）に対して１
三ツタからコレクタへの逆電流となるので、トランジス
タ（Ｃ２）のスイッチシタ損失が犬となるとともに、信
頼１１１１．が低下する恐れがあるが、タイオート（Ｄ
５）によってこの電流が阻止できることＶＣなる。一方
、トラ、１７ジスタ（Ｃ２）がオシからオフに移行する
場８には１不矢印とは逆の電流が流れようとするが、タ
イオート（Ｄ４）によって阻止されることになる。
［発明の効果］
本発明は上述のように、父流電弥盆整流する整流回路出
力に第１のインタフタシスを介して、第１および第２の
平滑コシデー、／すをタイオート°および第２のインタ
フタシスの直列回路両端に夫々直列接続した平滑回路紮
、タイオードの整流方向が整流回路の整流方向とは逆方
向になるように並列接続し、第１の平滑コシデシぢ、タ
イオードお１び第２′）インタフタシスの直夕１］１圓
ｊ路に第１のインバータ発振部會並列に接続し、第２の
平滑コシデーサ、タイオードおよび第２のインタフタシ
スの直列回路に第２のイシ７Ｓ−タ発振都を並夕１４に
接続したものであり、平滑コシデー）すがインタフタシ
スおよびインバータ発振部ケ介して充′屯されるように
なっているので、入力力率が改＠され、捷た２個の］、
７ヂシサにて分圧さｎた電圧かインバータ発振部のトラ
ンジスタに印加されることｌ／ｃなるので、耐圧の低い
９仙Ｊなトランジスタを用いることができ、さらに、イ
′Ｊタクタンスにより、トランジスタのコレクタ電流が
制限を受けて矩形波となるので、スイッチシタ損失を低
減できるという利点がある。
力に第１のインタフタシスを介して、第１および第２の
平滑コシデー、／すをタイオート°および第２のインタ
フタシスの直列回路両端に夫々直列接続した平滑回路紮
、タイオードの整流方向が整流回路の整流方向とは逆方
向になるように並列接続し、第１の平滑コシデシぢ、タ
イオードお１び第２′）インタフタシスの直夕１］１圓
ｊ路に第１のインバータ発振部會並列に接続し、第２の
平滑コシデーサ、タイオードおよび第２のインタフタシ
スの直列回路に第２のイシ７Ｓ−タ発振都を並夕１４に
接続したものであり、平滑コシデー）すがインタフタシ
スおよびインバータ発振部ケ介して充′屯されるように
なっているので、入力力率が改＠され、捷た２個の］、
７ヂシサにて分圧さｎた電圧かインバータ発振部のトラ
ンジスタに印加されることｌ／ｃなるので、耐圧の低い
９仙Ｊなトランジスタを用いることができ、さらに、イ
′Ｊタクタンスにより、トランジスタのコレクタ電流が
制限を受けて矩形波となるので、スイッチシタ損失を低
減できるという利点がある。
４ 図１ｉｊコの１ツｉｓ フコー説９−１第１図は
従来例の回路図、第２図は同上の動作説明図、第３図は
本発明一実施例の回路図、第４図および第５図は同上の
動作説明図、第６図は他の実施例の回路図である。
従来例の回路図、第２図は同上の動作説明図、第３図は
本発明一実施例の回路図、第４図および第５図は同上の
動作説明図、第６図は他の実施例の回路図である。
（ＡＣ） に３９−Ｍしａｔ充０式、 （Ｄ Ｂ
） は貌流回槓す、 ＜Ｌ ＋〕（Ｌ ２ンＣはイン
タフタシス、ＣＤＩ）はタイオート、（ｃｌ）（Ｃ２）
（ｄ平滑コンデン’ｊ −（、ＡＩ ） （Ａ ２ ）
はインバータ発振部である。
） は貌流回槓す、 ＜Ｌ ＋〕（Ｌ ２ンＣはイン
タフタシス、ＣＤＩ）はタイオート、（ｃｌ）（Ｃ２）
（ｄ平滑コンデン’ｊ −（、ＡＩ ） （Ａ ２ ）
はインバータ発振部である。
代理人 弁理士 石 １）長 七
第４図
第５図
Claims (1)
- ｔｌ＋ 交流電源１ｎＬする整流回路出力に第１のイ
：／タクタシスを介して、第１および第２の平滑コシヂ
ンｔｊヲタイオードおよび第２のインタフタシスの直列
回路の両端に夫々直列接続した平滑回路を、タイオード
の整流方向が整流回路の整流方向とは逆方向になるよう
に並列接続し、第１の平滑コシヂンサ、タイオードおよ
び第２のイ′Ｊタクタンスの直列回路に第１のインバー
タ発振部を並列に接続し、第２の平滑コシデーＪす、タ
イオードおよび第２のインタフタシスの直列回路に第２
のインバータ発振部を並列に接続して成ることケ特徴と
するインバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055688A JPS59181978A (ja) | 1983-03-31 | 1983-03-31 | インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58055688A JPS59181978A (ja) | 1983-03-31 | 1983-03-31 | インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181978A true JPS59181978A (ja) | 1984-10-16 |
| JPH0570392B2 JPH0570392B2 (ja) | 1993-10-05 |
Family
ID=13005839
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58055688A Granted JPS59181978A (ja) | 1983-03-31 | 1983-03-31 | インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59181978A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0570392B2 (ja) * | 1983-03-31 | 1993-10-05 | Matsushita Electric Works Ltd |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5546881A (en) * | 1978-09-29 | 1980-04-02 | Ikeda Denki Kk | Inverter |
| JPS57130542U (ja) * | 1981-02-07 | 1982-08-14 | ||
| JPS59168000A (ja) * | 1983-03-15 | 1984-09-21 | 松下電工株式会社 | 放電灯点灯装置 |
| JPS59169331A (ja) * | 1983-03-15 | 1984-09-25 | 松下電工株式会社 | 電源装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59181978A (ja) * | 1983-03-31 | 1984-10-16 | Matsushita Electric Works Ltd | インバ−タ装置 |
-
1983
- 1983-03-31 JP JP58055688A patent/JPS59181978A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5546881A (en) * | 1978-09-29 | 1980-04-02 | Ikeda Denki Kk | Inverter |
| JPS57130542U (ja) * | 1981-02-07 | 1982-08-14 | ||
| JPS59168000A (ja) * | 1983-03-15 | 1984-09-21 | 松下電工株式会社 | 放電灯点灯装置 |
| JPS59169331A (ja) * | 1983-03-15 | 1984-09-25 | 松下電工株式会社 | 電源装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0570392B2 (ja) * | 1983-03-31 | 1993-10-05 | Matsushita Electric Works Ltd |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0570392B2 (ja) | 1993-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5950781A (ja) | 電源装置 | |
| JP3585025B2 (ja) | Ａｃ／ｄｃコンバータ | |
| JPS59181978A (ja) | インバ−タ装置 | |
| JPH0588067B2 (ja) | ||
| JP4430188B2 (ja) | 共振型電源装置 | |
| JP3427238B2 (ja) | インバータ装置 | |
| JP3400594B2 (ja) | 電源装置 | |
| JP3427142B2 (ja) | 電源装置 | |
| JP3931591B2 (ja) | 電源装置 | |
| JP3932423B2 (ja) | 放電灯点灯装置及び照明器具 | |
| JP3332295B2 (ja) | 電源装置 | |
| JP3400592B2 (ja) | 電源装置 | |
| JP3498528B2 (ja) | 電源装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JP3394827B2 (ja) | 電源装置 | |
| JPH0556659A (ja) | 電源装置 | |
| JP2000217366A (ja) | 電源装置 | |
| JPS6051466A (ja) | 電源装置 | |
| JPH06325887A (ja) | 放電ランプ点灯装置 | |
| JPH06233535A (ja) | 整流器用スナバ回路 | |
| JPH08149848A (ja) | 電源装置 | |
| JPH08149846A (ja) | 電源装置 | |
| JPH08149832A (ja) | 電源装置 | |
| JPH06141549A (ja) | 電源装置 | |
| JPH07298628A (ja) | インバータ装置 |