JPS59178761A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59178761A JPS59178761A JP5411183A JP5411183A JPS59178761A JP S59178761 A JPS59178761 A JP S59178761A JP 5411183 A JP5411183 A JP 5411183A JP 5411183 A JP5411183 A JP 5411183A JP S59178761 A JPS59178761 A JP S59178761A
- Authority
- JP
- Japan
- Prior art keywords
- region
- capacitor
- type
- electrode
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半畳体答猷に関し、特に占有面積7>3少く、
温PM係数が可変できることを特徴とする。
温PM係数が可変できることを特徴とする。
第1図乃全第2図は従来の半導体容量を示す図でめる。
第1図はMO8型各蓋表置ばれるものであシ、1,2は
アルミ電極、3はシリコン酸化1鍵、4はN型高握厩:
+、縄中物領域5はP全絶縁領域、6はPM基板、7は
N型エピタキシャル層を示す。
アルミ電極、3はシリコン酸化1鍵、4はN型高握厩:
+、縄中物領域5はP全絶縁領域、6はPM基板、7は
N型エピタキシャル層を示す。
容量C1は1と4の間に形成され式(1)で示される。
C,=ε0ε、・」 ・・・・・・・・・(1)ただし
ε、: 銹電係数 ε。: 真空の透磁率d :
酸化膜厚 C1: 対向面積第2図は接合型容量を
示す図でるり、第1図と同−釜号のものは第1図と同一
領域を示す。8゜9はアルミ電極、10は1M拡散領域
を示す。第2図では4と10間に容kc2が形成される
。C2は接合の種類によシ容量値が異なるがN型階段接
合の場合、式(2)で示すことができる。
酸化膜厚 C1: 対向面積第2図は接合型容量を
示す図でるり、第1図と同−釜号のものは第1図と同一
領域を示す。8゜9はアルミ電極、10は1M拡散領域
を示す。第2図では4と10間に容kc2が形成される
。C2は接合の種類によシ容量値が異なるがN型階段接
合の場合、式(2)で示すことができる。
q : 電子の電荷 V : 印加電圧S2:
接合面積 ところで、第1図乃至第2図で述べた従来の容量は、半
碑体表面捷たは内部のみを使用していたため面積効率が
悪く、また容量の温朋係数も固定であった。
接合面積 ところで、第1図乃至第2図で述べた従来の容量は、半
碑体表面捷たは内部のみを使用していたため面積効率が
悪く、また容量の温朋係数も固定であった。
本発明は係る不具合を改畳するためになされたものであ
り、本発明の実施例を第3図と第4図に示す。第3図は
C8と02を並列接続したものである。第3図ではシリ
コン酸化膜上のアルミ電極と10のP型領域がアルミ電
極12によって接続されている。従って合成容量C81
は第5図(a)で示され、式(3)となる。
り、本発明の実施例を第3図と第4図に示す。第3図は
C8と02を並列接続したものである。第3図ではシリ
コン酸化膜上のアルミ電極と10のP型領域がアルミ電
極12によって接続されている。従って合成容量C81
は第5図(a)で示され、式(3)となる。
Car −C,+ C2・・・・・・・・・・・・(3
)ColはC0乃至C2と同一面積で、C1と02を加
算した容量を実現できるので面積効率が非常によい。
)ColはC0乃至C2と同一面積で、C1と02を加
算した容量を実現できるので面積効率が非常によい。
本発明の他のオリ点は容量の温度係数を可変できること
にある。C,、C,の温度係数をそれぞれα。
にある。C,、C,の温度係数をそれぞれα。
βとするとC,、C2は式(4)、 (5)で示される
。
。
C+=’−’n(1+αt)・・・・・・・・・・・・
(4)C2=C22(1+βt)・・・・・・・・・・
・・(5)ただし C,、:Q℃のときの01の容量C
22:0℃のときの02の容量 t :周囲温度 一方、式(3)で示される合成容量C8Iは式(6)で
示される。
(4)C2=C22(1+βt)・・・・・・・・・・
・・(5)ただし C,、:Q℃のときの01の容量C
22:0℃のときの02の容量 t :周囲温度 一方、式(3)で示される合成容量C8Iは式(6)で
示される。
Co1=C1+02
”(CII + CII・αt)+(C22+022.
βt)=(C1□+C22)+(C1la十〇22 /
’ ) tαは誘電体の種類によシ異なるが一300〜
+300ppm/℃の温度係数を有し、一方βはO〜+
1000pprn/℃の温度係数を有する。従って式(
6)で示されるC81の温度係数はα、βの選択または
C1□。
βt)=(C1□+C22)+(C1la十〇22 /
’ ) tαは誘電体の種類によシ異なるが一300〜
+300ppm/℃の温度係数を有し、一方βはO〜+
1000pprn/℃の温度係数を有する。従って式(
6)で示されるC81の温度係数はα、βの選択または
C1□。
C22の選択によシ任意の温度係数を得ることができる
。
。
第4図はC1と02を直列に接続した場合の本発明の他
の実施例を示したものでめシ、第4図の等価回路を第5
図(b)に示す。第4図ではアルミ電極13と14間に
合成容量C82が形成され式(7)で示される。
の実施例を示したものでめシ、第4図の等価回路を第5
図(b)に示す。第4図ではアルミ電極13と14間に
合成容量C82が形成され式(7)で示される。
直列接続した容量C82は容量値は減少するが、温度係
数は可変でき、又、コンデンサ耐圧はC1の耐圧とC2
の耐圧を加算したものになる。
数は可変でき、又、コンデンサ耐圧はC1の耐圧とC2
の耐圧を加算したものになる。
第6図は本発明の第3の実施例を示すものであシP型不
純物領域17を高濃度絶縁拡散5と同時に形成すること
によシ、拡散工程数の減少及び容量値の増大をはかれる
。
純物領域17を高濃度絶縁拡散5と同時に形成すること
によシ、拡散工程数の減少及び容量値の増大をはかれる
。
以上述べたように、本発明では容量値の増大や最適温度
係数を得ることができるので半導体集積回路に対して極
めて有効である。
係数を得ることができるので半導体集積回路に対して極
めて有効である。
第1図はMO8mの従来コンデンサを示す断面図、第2
図は接合型の従来コンデンサを示す断面図、′!II!
J3図及び第4図は本発明の実施例でろり第3図は並列
接続、第4図は直列接続した場合を示す断面図、第5図
は第3,4図の等価回路図、第6図は不発明のさらに他
の実施例を示す図である。 15.16:アルミ電極。 箭Z尺
図は接合型の従来コンデンサを示す断面図、′!II!
J3図及び第4図は本発明の実施例でろり第3図は並列
接続、第4図は直列接続した場合を示す断面図、第5図
は第3,4図の等価回路図、第6図は不発明のさらに他
の実施例を示す図である。 15.16:アルミ電極。 箭Z尺
Claims (1)
- 一導寛型の不純物層内に他導ル型の不純物層ケ形成し、
前記−纏成型の不純物層と前記他24成型の不純物ノ゛
師との境界面に第1の容量を形成し、繭記他導′屯型の
不iN物層上に誘電膜全具備し、該誘峨膜上に曽極電極
を形成し、該金属電極と前記他縛′虹型の不純物層間に
第2の容量を形成し、i′41J6己第1の容量とψJ
記第2の容量を並列または直列に接続して構成される半
導体容量を備えたこと7i−特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5411183A JPS59178761A (ja) | 1983-03-30 | 1983-03-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5411183A JPS59178761A (ja) | 1983-03-30 | 1983-03-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59178761A true JPS59178761A (ja) | 1984-10-11 |
Family
ID=12961480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5411183A Pending JPS59178761A (ja) | 1983-03-30 | 1983-03-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59178761A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03252160A (ja) * | 1990-02-28 | 1991-11-11 | Nec Corp | コンデンサ、コンデンサネットワーク及び抵抗―コンデンサネットワーク |
EP0856893A2 (en) * | 1996-12-31 | 1998-08-05 | STMicroelectronics, Inc. | Structure and device for selecting design options in an integrated circuit |
-
1983
- 1983-03-30 JP JP5411183A patent/JPS59178761A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03252160A (ja) * | 1990-02-28 | 1991-11-11 | Nec Corp | コンデンサ、コンデンサネットワーク及び抵抗―コンデンサネットワーク |
EP0856893A2 (en) * | 1996-12-31 | 1998-08-05 | STMicroelectronics, Inc. | Structure and device for selecting design options in an integrated circuit |
EP0856893A3 (en) * | 1996-12-31 | 1999-05-19 | STMicroelectronics, Inc. | Structure and device for selecting design options in an integrated circuit |
US6215170B1 (en) | 1996-12-31 | 2001-04-10 | Stmicroelectronics, Inc. | Structure for single conductor acting as ground and capacitor plate electrode using reduced area |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61184843A (ja) | 複合半導体装置とその製造方法 | |
JPS59178761A (ja) | 半導体装置 | |
JPS5890755A (ja) | 半導体装置 | |
US3402332A (en) | Metal-oxide-semiconductor capacitor using genetic semiconductor compound as dielectric | |
JP2824329B2 (ja) | 可変容量ダイオード装置 | |
JPH0328828B2 (ja) | ||
JPS5825245A (ja) | 半導体集積回路およびその製法 | |
US3515957A (en) | Semiconductor device having low capacitance junction | |
JPH0456264A (ja) | 半導体集積回路装置 | |
JPS59103390A (ja) | トンネル接合型ジヨセフソン素子及びその製法 | |
JPS61127157A (ja) | 半導体装置 | |
JP2826239B2 (ja) | コンデンサ | |
JPS58225662A (ja) | 半導体装置 | |
JPS59184556A (ja) | 半導体集積回路 | |
JPH09289304A (ja) | 半導体装置 | |
JPH01198061A (ja) | 半導体装置の製造方法 | |
JPH05206485A (ja) | ダイオードブリッジ装置 | |
JPS58107645A (ja) | 半導体装置の製法 | |
JPS61248458A (ja) | 半導体集積回路装置 | |
JPS5685840A (en) | Manufacture of semiconductor device | |
JPS5610954A (en) | Semiconductor device | |
JPH0122989B2 (ja) | ||
JPH01241858A (ja) | Mis型容量素子 | |
JPS60177643A (ja) | 半導体装置 | |
JPH02170462A (ja) | 半導体装置 |