JPS5916005A - プログラマブルコントロ−ラ - Google Patents
プログラマブルコントロ−ラInfo
- Publication number
- JPS5916005A JPS5916005A JP12390782A JP12390782A JPS5916005A JP S5916005 A JPS5916005 A JP S5916005A JP 12390782 A JP12390782 A JP 12390782A JP 12390782 A JP12390782 A JP 12390782A JP S5916005 A JPS5916005 A JP S5916005A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- sequence
- timer
- execution
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13001—Interrupt handling
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13008—Quicker execution of jumps when repeating same kind of operation
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、プログラマブルコントローラ(以下単にl
) Cと称する。)の改良に関するものである。
) Cと称する。)の改良に関するものである。
従来のPCは第1歯〜第8図に示すように構成されてい
る。即ち第1図において、(1)はクロック信号を発生
する発伽器、(i)はこの発信器(1)により動作する
フリップフロップ、Slは上記発振器(1)の出力信号
、S2は上記フリップフロップ(2)の出力信号、S3
は上記フリップフロップ(2)に対するリセット信号を
示している。又、第2図は上記第1図に示す装置のタイ
ミングチャート図で、同図(ハ))は前記発振器(1)
の出力信号S+ f、(至)はフリップフロップ(2)
の出力信号S22、又、(C)はnlのオン時間を有す
る後述のタイマフラグを示り、ている。
る。即ち第1図において、(1)はクロック信号を発生
する発伽器、(i)はこの発信器(1)により動作する
フリップフロップ、Slは上記発振器(1)の出力信号
、S2は上記フリップフロップ(2)の出力信号、S3
は上記フリップフロップ(2)に対するリセット信号を
示している。又、第2図は上記第1図に示す装置のタイ
ミングチャート図で、同図(ハ))は前記発振器(1)
の出力信号S+ f、(至)はフリップフロップ(2)
の出力信号S22、又、(C)はnlのオン時間を有す
る後述のタイマフラグを示り、ている。
この装置において、今、発振器(1)よりT1周期のク
ロックパルスS1が出力され、フリップフロップ(2)
が動作して出力信号S2 f出力する。ここでフリップ
フロップ(2)の出力信号S2のオン時間は次のように
制御される。即ち、タイマフラグは第8図に示すn1秒
のシーケンス処理時間をオン時間とし、第3図のエンド
命令実行処理中にフリップフロップ(2)の出力信号S
2がオン状態であればオンし、リセット信号S3を出力
してフリップフロップ(2)の出力信号S2がオフされ
る。、l):記タイマフラグはシーケンスの処理が第3
図のシーケンス処理最終番地であるb点に達した時オフ
する。
ロックパルスS1が出力され、フリップフロップ(2)
が動作して出力信号S2 f出力する。ここでフリップ
フロップ(2)の出力信号S2のオン時間は次のように
制御される。即ち、タイマフラグは第8図に示すn1秒
のシーケンス処理時間をオン時間とし、第3図のエンド
命令実行処理中にフリップフロップ(2)の出力信号S
2がオン状態であればオンし、リセット信号S3を出力
してフリップフロップ(2)の出力信号S2がオフされ
る。、l):記タイマフラグはシーケンスの処理が第3
図のシーケンス処理最終番地であるb点に達した時オフ
する。
又、第8図のシーケンス実行処理中の例えばC点にタイ
マ処理命令が存在している場合、シーケンス実行処理が
0点に達し7た時タイマフラグがオンしていればタイマ
のカウントを1個増加させるようにタイマを作動させる
。
マ処理命令が存在している場合、シーケンス実行処理が
0点に達し7た時タイマフラグがオンしていればタイマ
のカウントを1個増加させるようにタイマを作動させる
。
従来のものけ上記のように構成されているため発振器(
1)の出力信号S1の周期71秒とタイマフラグのオン
時間n1秒との間にTI)nlという条件が成立する場
合のみタイマを作動させることが可能である制約が生ず
る。なぜならばTI秒がタイマの最小値となる為nl>
TIとなった時はタイマが誤動作することになり使用不
能となるからである。このため、高速処理には追従でき
なくなり、又、精度的にも低いシーケンス処理が実行で
きるのみである欠点があった。
1)の出力信号S1の周期71秒とタイマフラグのオン
時間n1秒との間にTI)nlという条件が成立する場
合のみタイマを作動させることが可能である制約が生ず
る。なぜならばTI秒がタイマの最小値となる為nl>
TIとなった時はタイマが誤動作することになり使用不
能となるからである。このため、高速処理には追従でき
なくなり、又、精度的にも低いシーケンス処理が実行で
きるのみである欠点があった。
この発明は上記従来装置の欠点を補うためになされたも
ので、PCに高精度タイマ機能全具備させることにより
、高速処理を可能とし、精度の高いシーケンス処也ヲ行
うことが出来゛るPC’l提供することを目的としてい
る。
ので、PCに高精度タイマ機能全具備させることにより
、高速処理を可能とし、精度の高いシーケンス処也ヲ行
うことが出来゛るPC’l提供することを目的としてい
る。
以下、この発明の実施例について説明する。第4図はこ
の発明の詳細な説明するためのシーケンス処理図であり
、@5図はそのタイミングチャート図である。
の発明の詳細な説明するためのシーケンス処理図であり
、@5図はそのタイミングチャート図である。
即ち第4図において、シーケンス処理の先頭番地a点と
シーケンス処理の最終番地す点間のシーケンス実行処理
中に、シーケンスプログラムに12秒おきに割込みが発
生するとこね、を高速処理プログラムとして先行実施す
るのがこの発明の中心となるところである。すなわち第
1図に示す装置と同構成の装置を使用し、シーケンスプ
ログラムを低速処理部と高速処理部に分割し、上記高速
処理部を周期的に割込ませて、低速処理部に優先して演
算させるものである。
シーケンス処理の最終番地す点間のシーケンス実行処理
中に、シーケンスプログラムに12秒おきに割込みが発
生するとこね、を高速処理プログラムとして先行実施す
るのがこの発明の中心となるところである。すなわち第
1図に示す装置と同構成の装置を使用し、シーケンスプ
ログラムを低速処理部と高速処理部に分割し、上記高速
処理部を周期的に割込ませて、低速処理部に優先して演
算させるものである。
なお高速処理プログラム中のd点においてタイマ処理命
令が存在したら、第2図に示したものと同一動作により
第5図(0)に示すタイマフラグが動作する。このd点
にてタイマフラグを見ることによって高精度に時間を計
ることができる。第5図fL)ハ第2図(a)に、又、
@5図(b)は第2図中)ニ相当する。
令が存在したら、第2図に示したものと同一動作により
第5図(0)に示すタイマフラグが動作する。このd点
にてタイマフラグを見ることによって高精度に時間を計
ることができる。第5図fL)ハ第2図(a)に、又、
@5図(b)は第2図中)ニ相当する。
以上から明らかなように、従来の発振器の出力信号の周
期T1 とタイマフラグのオン時間n+ との間icT
+>nlという制約があって実現出来なかった高精度処
理も、この発明によれば発振器の出力信号の周期T2と
タイマフラグのオン時間n1との関係がnl>’r2と
なり、高精度処理が可能となる。ただし、この発明によ
るタイマフラグのオン時間n2と上記T2との間にはT
z)n2という条件が必曽となる。
期T1 とタイマフラグのオン時間n+ との間icT
+>nlという制約があって実現出来なかった高精度処
理も、この発明によれば発振器の出力信号の周期T2と
タイマフラグのオン時間n1との関係がnl>’r2と
なり、高精度処理が可能となる。ただし、この発明によ
るタイマフラグのオン時間n2と上記T2との間にはT
z)n2という条件が必曽となる。
なお、上記実施例では一定の纏11込みにて高速シーケ
ンス処理部を実行させたが、高速シーケンス処理部を一
つのサブルーチンとして考え、シーケンス突行処坤の任
意の位置にて実行させれば、側に精度の高いシーケンス
実行処理が可能となる。
ンス処理部を実行させたが、高速シーケンス処理部を一
つのサブルーチンとして考え、シーケンス突行処坤の任
意の位置にて実行させれば、側に精度の高いシーケンス
実行処理が可能となる。
以上この発明によれば従来のものに比較し、シーケンス
実行処理の高速化が計られ、高精度化を可能とするPC
が得られる。
実行処理の高速化が計られ、高精度化を可能とするPC
が得られる。
第1図〜@3図は従来のプログラマブルコントローM9
を示すもので、第1図は装置の構成図、第2図はそのタ
イミングチャート図、第3図はシーケンス処理の説明図
、@4図はこの発明によるシーケンス処理の説明図、第
5図は第4図のタイミングチャート図である。 図において(1)は発振器、(2)はフリップフロップ
である。 代理人 葛 野 信 − 第 1 図 −に→ 第3図 第4図 第S図 ビ鴫 昭和 年 月 1」 ↑、¥許庁長官殿 ■、事件の表示 特願昭 57−123907号
2、発明の名称 プロクラマプルコントローラ 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号
名 称(601) 三菱電機株式会社代表者片由仁
八部 4、代理人 住 所 東京都千代田区丸の内二丁目2番3号
・に 1日) 6、補正の対象 (1) 明細書 7、補正の内容 (1) 明細書を別紙のとお)浄書する。(^會t;
*’yなQ以上
を示すもので、第1図は装置の構成図、第2図はそのタ
イミングチャート図、第3図はシーケンス処理の説明図
、@4図はこの発明によるシーケンス処理の説明図、第
5図は第4図のタイミングチャート図である。 図において(1)は発振器、(2)はフリップフロップ
である。 代理人 葛 野 信 − 第 1 図 −に→ 第3図 第4図 第S図 ビ鴫 昭和 年 月 1」 ↑、¥許庁長官殿 ■、事件の表示 特願昭 57−123907号
2、発明の名称 プロクラマプルコントローラ 3、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目2番3号
名 称(601) 三菱電機株式会社代表者片由仁
八部 4、代理人 住 所 東京都千代田区丸の内二丁目2番3号
・に 1日) 6、補正の対象 (1) 明細書 7、補正の内容 (1) 明細書を別紙のとお)浄書する。(^會t;
*’yなQ以上
Claims (2)
- (1) シーケンスプログラムを低速処理部と高速処
理部に分割し、上記冒速処理部を周期的に割込壕せて上
記低速処世部に磨先して演算させることを特徴とするプ
ログラマブルコントローHp。 - (2)昼速処理部をサブルーチン化し、シーケンスプロ
グラムの任意の位置で上記高速処理部の演算を実行させ
ることを特徴とする特許請求の範囲第1項記載のプログ
ラマブルコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12390782A JPS5916005A (ja) | 1982-07-16 | 1982-07-16 | プログラマブルコントロ−ラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12390782A JPS5916005A (ja) | 1982-07-16 | 1982-07-16 | プログラマブルコントロ−ラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5916005A true JPS5916005A (ja) | 1984-01-27 |
Family
ID=14872291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12390782A Pending JPS5916005A (ja) | 1982-07-16 | 1982-07-16 | プログラマブルコントロ−ラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5916005A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60246405A (ja) * | 1984-05-02 | 1985-12-06 | Mitsubishi Electric Corp | シ−ケンス処理方式 |
JPS6172304A (ja) * | 1984-09-17 | 1986-04-14 | Fuji Electric Co Ltd | プログラマブルコントロ−ラ |
JPS61161507A (ja) * | 1985-01-11 | 1986-07-22 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのダイレクト入出力方式 |
JPS61164480A (ja) * | 1985-01-11 | 1986-07-25 | Hitachi Ltd | モ−タの制御装置 |
JPS62236006A (ja) * | 1986-04-07 | 1987-10-16 | Fanuc Ltd | Nc装置の処理方法 |
-
1982
- 1982-07-16 JP JP12390782A patent/JPS5916005A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60246405A (ja) * | 1984-05-02 | 1985-12-06 | Mitsubishi Electric Corp | シ−ケンス処理方式 |
JPS6172304A (ja) * | 1984-09-17 | 1986-04-14 | Fuji Electric Co Ltd | プログラマブルコントロ−ラ |
JPS61161507A (ja) * | 1985-01-11 | 1986-07-22 | Toshiba Mach Co Ltd | プログラマブルコントロ−ラのダイレクト入出力方式 |
JPS61164480A (ja) * | 1985-01-11 | 1986-07-25 | Hitachi Ltd | モ−タの制御装置 |
JPS62236006A (ja) * | 1986-04-07 | 1987-10-16 | Fanuc Ltd | Nc装置の処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2369438B1 (en) | Calibration method of a real time clock signal | |
JPS5916005A (ja) | プログラマブルコントロ−ラ | |
JP2001013179A (ja) | リングオシレータクロック周波数測定方法、リングオシレータクロック周波数測定回路、およびマイクロコンピュータ | |
US6891409B2 (en) | Semiconductor device | |
JPS6260673B2 (ja) | ||
JP2007078440A (ja) | R/f変換回路及びそれを具備する半導体集積回路 | |
US10049060B2 (en) | Semiconductor device and control method of the same | |
JPH10255489A (ja) | マイクロコンピュータ | |
JP2001060851A (ja) | 周期補正分周回路及びこれを用いた周期補正型発振回路 | |
TW394864B (en) | Clock signal generating device | |
SU1499439A1 (ru) | Программируемый формирователь временных интервалов | |
JPH0535359A (ja) | クロツク発振器 | |
JPH04207984A (ja) | 超音波モータの駆動回路 | |
JP2002330062A (ja) | ウォーミングアップ検出回路、パワーオンリセット回路及び起動回路 | |
JP2000147033A (ja) | パルサのパルス幅測定装置 | |
JP4826433B2 (ja) | タイマ起動回路 | |
JPS5619475A (en) | Electronic timepiece with battery life display | |
JPS585396B2 (ja) | デンシドケイ | |
JPS62135916A (ja) | パルス列信号処理装置 | |
JPH0125033B2 (ja) | ||
JPS595327A (ja) | Cmosディジタル制御回路 | |
JPS5312663A (en) | Alarm electronic watch | |
JPS5821709B2 (ja) | 電子時計の時刻合せ方法 | |
JPS62272334A (ja) | ウオツチドツグタイマ | |
JPH04277809A (ja) | クロック信号制御回路 |