JPS59152642A - 多層配線形成方法 - Google Patents
多層配線形成方法Info
- Publication number
- JPS59152642A JPS59152642A JP2647283A JP2647283A JPS59152642A JP S59152642 A JPS59152642 A JP S59152642A JP 2647283 A JP2647283 A JP 2647283A JP 2647283 A JP2647283 A JP 2647283A JP S59152642 A JPS59152642 A JP S59152642A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- lower layer
- wiring
- wirings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ〕産業上の利用分野
本発明は半導体基板上に絶縁膜を介して父羞する配線？
設ける多ｊ−配瞭方法に関する。
設ける多ｊ−配瞭方法に関する。
口）従来技術
近年、半導体装置の小型集積化のため、半導体基板上に
形成される配線も多層構造となり、配線同志が層間絶縁
膜を介して父左するようになっている。このような半導
体装置の製造方法において第１図の如く、基板１１１
ｉに絶縁膜（２）を介してＦ層配線（３）を設けた後、
層間絶縁膜となるＰＳＧ膜（４）をＣＶＤ１で設けると
下層配線（３）肩部でＰＳＧ膜１４）Ｋ段差ｆ５Ｊ １
５功ｉ生じ、この段差（５バ５）Ｗ’Ｃよシ第２図の如
く上層配線（６Ｊ？形成したとき１１Ｊｆ線（７）が発
生する危険性をあった。このため層間絶縁膜となるＰＳ
Ｇ膜（４）１に形成後高温熱処理をして第５図に示すよ
うに段ｆ １５）［５，１’２滑らかにする方法が考ク
ーられている。然し乍ら、この場合、ＦＩＧ配線（３）
胸部に形成されるＰＳＧ膜（４）の膜厚が薄くなりこの
箇所でよノー配線との間でｙ−りを発生する危険性があ
った。
形成される配線も多層構造となり、配線同志が層間絶縁
膜を介して父左するようになっている。このような半導
体装置の製造方法において第１図の如く、基板１１１
ｉに絶縁膜（２）を介してＦ層配線（３）を設けた後、
層間絶縁膜となるＰＳＧ膜（４）をＣＶＤ１で設けると
下層配線（３）肩部でＰＳＧ膜１４）Ｋ段差ｆ５Ｊ １
５功ｉ生じ、この段差（５バ５）Ｗ’Ｃよシ第２図の如
く上層配線（６Ｊ？形成したとき１１Ｊｆ線（７）が発
生する危険性をあった。このため層間絶縁膜となるＰＳ
Ｇ膜（４）１に形成後高温熱処理をして第５図に示すよ
うに段ｆ １５）［５，１’２滑らかにする方法が考ク
ーられている。然し乍ら、この場合、ＦＩＧ配線（３）
胸部に形成されるＰＳＧ膜（４）の膜厚が薄くなりこの
箇所でよノー配線との間でｙ−りを発生する危険性があ
った。
八）発明の目ａり
本発明はこのようなＱに艦みて為されたものであって、
多層配線の層間絶縁膜となるＰＳＧ膜のｒ層配線胸部で
の段差を滑らかにすると同時に、この下層配線肩部にお
ける層間絶膜膜の膜厚低下を防止することを目的とする
。
多層配線の層間絶縁膜となるＰＳＧ膜のｒ層配線胸部で
の段差を滑らかにすると同時に、この下層配線肩部にお
ける層間絶膜膜の膜厚低下を防止することを目的とする
。
二】発明の構成
本発明は基板上に上面に庇状の絶縁膜を有するＦ層配線
を設け、この下層配線上の絶縁膜を含む基板全面に層間
絶縁膜となるＰＳＧ膜をＣＶＤ法により形成し、熱処理
をしてこのＰＳＧ膜の下層配線胸部に対応する箇所を滑
らかにした後、上層配線を形成する構成になっている。
を設け、この下層配線上の絶縁膜を含む基板全面に層間
絶縁膜となるＰＳＧ膜をＣＶＤ法により形成し、熱処理
をしてこのＰＳＧ膜の下層配線胸部に対応する箇所を滑
らかにした後、上層配線を形成する構成になっている。
ホ）実施例
第４図乃至第９図に本発明多）−配線形成方法を工程順
に示した断面図であって、これらの図を用いて本発明方
法を詳述する。
に示した断面図であって、これらの図を用いて本発明方
法を詳述する。
まず斗堺体基板（８）上に５ｉｎ２より成る第１の絶縁
膜（９）を介して１層配線となる金属層、例えば多結晶
シリコン層間をＣＶＤ法を用いて約５０００１厚さに形
成し、熱酸化によシこの多結晶シリコン層１１（Ｉ上５
００＾厚程度の５ｉ０２よりなる第２の絶縁膜συを設
ける（第、４図）。続いてこの第２の絶縁膜■上にｆ層
形線形状のレジス）［１１−設け、弗酸系のウェットエ
ツチングを用いて上記第２の絶縁膜α１１１に：Ｔ一層
配層形線形状ツチングする（第５因）。次に上記レジス
トｏｉそのままマスクとして用いて多結晶シリコン層ｆ
ｌ［ｌ １に：例えばＣＦ４＋０２ガスを用いたプラズ
マエッチ、ングを行い、第６図の叩く多結晶シリコンの
Ｔ−１−配線１３を形成する。このときのエツチングは
第２の絶縁膜αυより２０００Ａ程度サイドエツヂング
させ、ｒ層形線１１３１上に第２の絶縁膜住υで庇ｕ４
１（１’ｌが形成され念状態にする。レジストα３除去
後、下層形＠［Ｉ３上の第２の絶縁膜旧）を含む基板（
７）全面ＶＣＣＶＤ法により−（ＰＳＧ膜ｔｔ５１ｖ膜
厚約５０００Ａ＆’Ｃ形成する（第７図〕。このとき１
層配線０３のｎ部（１翰に対応する箇所ｖＣｐｓＧ膜＋
１５１の設差［７）が発生する。その後、幻１０００℃
、１０分間の高温熱処理を行うと第８図に示す如く、上
記Ｐｉ 左［１，７１が滑らかに整形される。このとさ
Ｆ層配線（１３上（Ｃ＃ｉ第２の絶縁膜Ｕυで形成され
九庇圓が設けられているため、Ｆ層形線１１３１１７）
周部（田に対応する箇所のＰＳＧ膜ｕ９の膜厚はＦＪ６
８００Ａとなり、このＭ６推において十分な膜厚を得る
ことが出来る。このＰＳＧ膜１１５１上に第９図のよう
にアルミニウム等で上１−配線０樽？設けて多１藷配線
を形成する。
膜（９）を介して１層配線となる金属層、例えば多結晶
シリコン層間をＣＶＤ法を用いて約５０００１厚さに形
成し、熱酸化によシこの多結晶シリコン層１１（Ｉ上５
００＾厚程度の５ｉ０２よりなる第２の絶縁膜συを設
ける（第、４図）。続いてこの第２の絶縁膜■上にｆ層
形線形状のレジス）［１１−設け、弗酸系のウェットエ
ツチングを用いて上記第２の絶縁膜α１１１に：Ｔ一層
配層形線形状ツチングする（第５因）。次に上記レジス
トｏｉそのままマスクとして用いて多結晶シリコン層ｆ
ｌ［ｌ １に：例えばＣＦ４＋０２ガスを用いたプラズ
マエッチ、ングを行い、第６図の叩く多結晶シリコンの
Ｔ−１−配線１３を形成する。このときのエツチングは
第２の絶縁膜αυより２０００Ａ程度サイドエツヂング
させ、ｒ層形線１１３１上に第２の絶縁膜住υで庇ｕ４
１（１’ｌが形成され念状態にする。レジストα３除去
後、下層形＠［Ｉ３上の第２の絶縁膜旧）を含む基板（
７）全面ＶＣＣＶＤ法により−（ＰＳＧ膜ｔｔ５１ｖ膜
厚約５０００Ａ＆’Ｃ形成する（第７図〕。このとき１
層配線０３のｎ部（１翰に対応する箇所ｖＣｐｓＧ膜＋
１５１の設差［７）が発生する。その後、幻１０００℃
、１０分間の高温熱処理を行うと第８図に示す如く、上
記Ｐｉ 左［１，７１が滑らかに整形される。このとさ
Ｆ層配線（１３上（Ｃ＃ｉ第２の絶縁膜Ｕυで形成され
九庇圓が設けられているため、Ｆ層形線１１３１１７）
周部（田に対応する箇所のＰＳＧ膜ｕ９の膜厚はＦＪ６
８００Ａとなり、このＭ６推において十分な膜厚を得る
ことが出来る。このＰＳＧ膜１１５１上に第９図のよう
にアルミニウム等で上１−配線０樽？設けて多１藷配線
を形成する。
尚、本実施例では多結晶シリコンで下層配線を形成し、
庇となるべき第２の絶縁膜を熱酸化によりて形成してい
るか、例えば下層配線をモリブデン等の高融点金属で形
成し、第２の絶縁膜をＣＶＤ法によって設けることも考
えられる。
庇となるべき第２の絶縁膜を熱酸化によりて形成してい
るか、例えば下層配線をモリブデン等の高融点金属で形
成し、第２の絶縁膜をＣＶＤ法によって設けることも考
えられる。
へ］発明の効果
以上述べた如く本発明多層配線方法は、基板上に上面に
庇状の絶縁膜を有する下層配線を設け、この１層配線上
の絶縁膜を含む基板全面に層間絶縁膜となるＰＳＧ膜を
形成し、熱処理をしてこのＰＳＧ膜の下層配線局部に対
応する箇１３１ｒを滑らかにした後、上１−配線を形成
しているので、下層配線胸部の層間絶縁膜が滑らかに形
成され上層配線が断線する危険性が無くなるとともに、
この下層配線局部ｖＣｓ・ける層間絶縁膜の膜厚も厚く
なりＦ層配線と上層配線との間のリークも防止出来ろ。
庇状の絶縁膜を有する下層配線を設け、この１層配線上
の絶縁膜を含む基板全面に層間絶縁膜となるＰＳＧ膜を
形成し、熱処理をしてこのＰＳＧ膜の下層配線局部に対
応する箇１３１ｒを滑らかにした後、上１−配線を形成
しているので、下層配線胸部の層間絶縁膜が滑らかに形
成され上層配線が断線する危険性が無くなるとともに、
この下層配線局部ｖＣｓ・ける層間絶縁膜の膜厚も厚く
なりＦ層配線と上層配線との間のリークも防止出来ろ。
従って多層配線に２ける信頼性向上が図れ、故障の少い
半導体装置を供給出来る。
半導体装置を供給出来る。
第１図乃至第５図は従来の多層配線形成方法を示す断面
図、第４図乃至第９図は本発明多層配線方法を工程１１
＠に示す断面図である。 （８）・・・半導体基数、（９）・・、第一１の絶縁膜
、１１ト・・多結晶シリコン層、ｔｉｌｌ・・・第２の
絶縁膜、Ｉ１２・・・レジスト、１１ ；（ｌ−・・下
層配線、’ｕ４１ｔ１４１−・・庇、＋１５１−Ｐ Ｓ
Ｇ膜、＋１６１−Ｎ都、１１７１・・・段差、「ト・
・上層配線。
図、第４図乃至第９図は本発明多層配線方法を工程１１
＠に示す断面図である。 （８）・・・半導体基数、（９）・・、第一１の絶縁膜
、１１ト・・多結晶シリコン層、ｔｉｌｌ・・・第２の
絶縁膜、Ｉ１２・・・レジスト、１１ ；（ｌ−・・下
層配線、’ｕ４１ｔ１４１−・・庇、＋１５１−Ｐ Ｓ
Ｇ膜、＋１６１−Ｎ都、１１７１・・・段差、「ト・
・上層配線。
Claims (1)
- １）基板上ＶＣ多層配配線形成する多層配線形成方法に
おいて、基板上ｒＣＦ層配線となる金属層を設けるとと
もｙｃこの金属層上面に絶縁膜？形成する工程と、この
絶縁膜１ｔＦＩ価配線形状にエラチン −グ凌、上記金
属層をト層配線形状ｖｃ：ｆ−／＜エツチングするよう
にエツチングし、上面に屈伏の絶縁膜を有する・Ｆ層配
線を設けるユ、程と、このＦ層配線上の絶縁膜を含む基
板全面にＣＶＤ法によりＰＳＧ膜を設ける工程と、熱処
理？してこのＰＳＧ膜のＦｌ―配線周部に対応する箇所
を滑らかにする工程と、このＰＳＧ膜上に上層配樹を１
杉成する工程と、から１戊る多１噌配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2647283A JPS59152642A (ja) | 1983-02-18 | 1983-02-18 | 多層配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2647283A JPS59152642A (ja) | 1983-02-18 | 1983-02-18 | 多層配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59152642A true JPS59152642A (ja) | 1984-08-31 |
Family
ID=12194449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2647283A Pending JPS59152642A (ja) | 1983-02-18 | 1983-02-18 | 多層配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59152642A (ja) |
-
1983
- 1983-02-18 JP JP2647283A patent/JPS59152642A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5968953A (ja) | モノリシツク集積回路の製造方法 | |
| JPS62295437A (ja) | 多層配線形成法 | |
| JPS59152642A (ja) | 多層配線形成方法 | |
| JPH0330992B2 (ja) | ||
| JPS6376351A (ja) | 多層配線の形成方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH11274296A (ja) | 多層配線構造及びその形成方法 | |
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JPS5932153A (ja) | 半導体装置の製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPH05160126A (ja) | 多層配線形成法 | |
| JPS62108542A (ja) | 半導体装置の製造方法 | |
| JPS6151848A (ja) | 半導体装置の製造方法 | |
| JPS62296443A (ja) | 半導体装置及びその製造方法 | |
| JPH021926A (ja) | 半導体装置の製造方法 | |
| JPH0254951A (ja) | 半導体装置 | |
| JPH11238664A (ja) | 半導体装置の製造方法 | |
| JPS6132555A (ja) | 多層配線構造の形成方法 | |
| JPH04290460A (ja) | 半導体装置の製造方法 | |
| JPS6387742A (ja) | 半導体装置の製造方法 | |
| JPS60175439A (ja) | 多層配線形成方法 | |
| JPS6235646A (ja) | 半導体装置の製造方法 | |
| JPH0453233A (ja) | 半導体装置の製造方法 | |
| JPH05102299A (ja) | 半導体装置およびその製造方法 | |
| JPS60175440A (ja) | 半導体装置の製造方法 |