JPS59143442A - 情報伝送におけるエラ−検出方式 - Google Patents
情報伝送におけるエラ−検出方式Info
- Publication number
- JPS59143442A JPS59143442A JP1717783A JP1717783A JPS59143442A JP S59143442 A JPS59143442 A JP S59143442A JP 1717783 A JP1717783 A JP 1717783A JP 1717783 A JP1717783 A JP 1717783A JP S59143442 A JPS59143442 A JP S59143442A
- Authority
- JP
- Japan
- Prior art keywords
- information
- bit
- circuit
- error
- transmitted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
- H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
- H04L1/1607—Details of the supervisory signal
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は情報伝送におけるエラー検出方式に関するも
ので、一方の装置（たとえはホストコンピュータ）から
他方の装置（たとえは端末機）へデータ領域及びエラー
検出領域で成り、かつエラー検出領域のビット情報を全
て同一の論理値とした情報を伝送し、情報を受信する一
方の装ｆｆｔにエラーまたはビジー状態がある場合妬は
、その該当ビット毎にビット情報をそのままの論理値と
して他方の装置へ伝送するようにし、一方の装置が正常
の場合には、その該邑ビット毎にビット情報の論理値を
反転して他方の装置へ伝送するようにし、上記他方の１
ｅ（ｆｌＪえばマイクロフィルム自動検索機）のハード
ウェア負荷量を最小とすることによりコストダウンを計
ったものである。
ので、一方の装置（たとえはホストコンピュータ）から
他方の装置（たとえは端末機）へデータ領域及びエラー
検出領域で成り、かつエラー検出領域のビット情報を全
て同一の論理値とした情報を伝送し、情報を受信する一
方の装ｆｆｔにエラーまたはビジー状態がある場合妬は
、その該当ビット毎にビット情報をそのままの論理値と
して他方の装置へ伝送するようにし、一方の装置が正常
の場合には、その該邑ビット毎にビット情報の論理値を
反転して他方の装置へ伝送するようにし、上記他方の１
ｅ（ｆｌＪえばマイクロフィルム自動検索機）のハード
ウェア負荷量を最小とすることによりコストダウンを計
ったものである。
第１図目二この発明方式を適用したシステムの例を示す
ものであり、コンピュータ等のホスト機１と端末機とし
てのマイクロフィルム自動検索機１゜との間で情報を授
受するようにしたものであり、自動検索ＰＡ１０にはオ
ートストッカと称される自動倉庫２が接続されている。
ものであり、コンピュータ等のホスト機１と端末機とし
てのマイクロフィルム自動検索機１゜との間で情報を授
受するようにしたものであり、自動検索ＰＡ１０にはオ
ートストッカと称される自動倉庫２が接続されている。
また、自動検索機１０はコヒーマシン１１を有すると共
に、ホスト機１からの情報■Ｔを受信して情報ＩＲを返
送する伝送回路１２を有し、この伝送回路１２はマイク
ロコンピュータ１３によって制御されるようになってい
る。
に、ホスト機１からの情報■Ｔを受信して情報ＩＲを返
送する伝送回路１２を有し、この伝送回路１２はマイク
ロコンピュータ１３によって制御されるようになってい
る。
このような構成において、この発明ではホスト機１から
自動検索機１０に伝送する情報ＩＴを第２図（５）に示
すように、データ領域ＤＡを所定ビットだけ伝送した後
、エラー検出の対象装置４８に割当てられているたと゛
えばビット〔）。〜Ｄ、で成るエラー検出領域ＥＤを伝
送するようにしている。そして、この例ではエラー検出
領域ＥＤの第１ピントＤｏ を自動検索機】０がビジー
の状態、つまり使用中であるか否かを示すビットとし、
第２ピツトＤ。
自動検索機１０に伝送する情報ＩＴを第２図（５）に示
すように、データ領域ＤＡを所定ビットだけ伝送した後
、エラー検出の対象装置４８に割当てられているたと゛
えばビット〔）。〜Ｄ、で成るエラー検出領域ＥＤを伝
送するようにしている。そして、この例ではエラー検出
領域ＥＤの第１ピントＤｏ を自動検索機】０がビジー
の状態、つまり使用中であるか否かを示すビットとし、
第２ピツトＤ。
をコピーマシｙｌｌの故障、事故等のエラーに対応させ
、第３ビツトＤ２ を自動倉庫２のエラーに対応させ、
第４ビツトＤ３ を自動検索機１０のエラーに対応させ
るようにしている。このように、エラー検出領域Ｅｌ）
の各ビットをエラー検出の対象装置に対応させると共に
、その論理値を全て′０″として自動検索機１０の伝送
回路１２に送るようにしている。なお、第２図の工ｓは
情報のスタート位置を示し、ＩＥは終了位置を示してい
る。伝送回路１２にはマイクロコンピュータ１３等のシ
ステム支援により、自動検索機１０がビジーであるか否
かを判断する信号が入力されると共に、自動検索機１０
、コピーマシン１１及び自動倉庫２の各エラー状態を示
す信号が入力さハるようになっており、所要の信号処理
をした後にホスト機１に第２図（Ｂ）に示すようなフォ
ーマットで、すなわちデータ領域ＤＡとその後に設けら
れているエラー検出領域ＥＤとの構成で情報ＩＲを返送
するようにしている。ここにおいて、この発明では自動
検索機１０のハードウェアの負荷量を小さくするために
、各装置が正常の場合にのみ伝送されてくる情報ＩＴの
エラー検出領域ＨＪ）の各ビットの論理値を反転、すな
わち％□ｌから’１’ＫＬ、てホスト機１に伝送するよ
うにしている。そして、各装置がエラーであったり、ビ
ジーの状態の場合には符号反転する時間を労資しないよ
うに、エラー検出領域ＥＤの各ビットをそのままホスト
機１に返送するようＫしている。これにより、自動検索
機１０のルートウェアの負荷の軽減化を図ることができ
る。したかって、第２図但）に示すエラー検出領域ＥＤ
の例では、ピッ）Ｄ。は自動検索機１０がビジーの状態
であることを示しており、ビットＤ１ はコピーマシン
１１がエラー状態となっておらず正常に動作しているこ
とを示している。また、ビットＤ、は自動倉庫２が正常
に動作していることを示しており、ビットＤ３は自動検
索機１０に何らかのエラーが発生していることを示して
いる。このようにして、ホスト機１は返送されてくる情
報ＩＲのエラー検出領域ＥＤの各ビットの論理値を読取
ることにより、エラー検出の対象となっている各装置の
正常、異常を適確に識別することができろ。したがって
、ホスト機１はその結果にもどす（・て、再度自動検索
機１０に対して所要の情報ＩＴを伝送したり、別の処理
を行なったりすることが可能となる。
、第３ビツトＤ２ を自動倉庫２のエラーに対応させ、
第４ビツトＤ３ を自動検索機１０のエラーに対応させ
るようにしている。このように、エラー検出領域Ｅｌ）
の各ビットをエラー検出の対象装置に対応させると共に
、その論理値を全て′０″として自動検索機１０の伝送
回路１２に送るようにしている。なお、第２図の工ｓは
情報のスタート位置を示し、ＩＥは終了位置を示してい
る。伝送回路１２にはマイクロコンピュータ１３等のシ
ステム支援により、自動検索機１０がビジーであるか否
かを判断する信号が入力されると共に、自動検索機１０
、コピーマシン１１及び自動倉庫２の各エラー状態を示
す信号が入力さハるようになっており、所要の信号処理
をした後にホスト機１に第２図（Ｂ）に示すようなフォ
ーマットで、すなわちデータ領域ＤＡとその後に設けら
れているエラー検出領域ＥＤとの構成で情報ＩＲを返送
するようにしている。ここにおいて、この発明では自動
検索機１０のハードウェアの負荷量を小さくするために
、各装置が正常の場合にのみ伝送されてくる情報ＩＴの
エラー検出領域ＨＪ）の各ビットの論理値を反転、すな
わち％□ｌから’１’ＫＬ、てホスト機１に伝送するよ
うにしている。そして、各装置がエラーであったり、ビ
ジーの状態の場合には符号反転する時間を労資しないよ
うに、エラー検出領域ＥＤの各ビットをそのままホスト
機１に返送するようＫしている。これにより、自動検索
機１０のルートウェアの負荷の軽減化を図ることができ
る。したかって、第２図但）に示すエラー検出領域ＥＤ
の例では、ピッ）Ｄ。は自動検索機１０がビジーの状態
であることを示しており、ビットＤ１ はコピーマシン
１１がエラー状態となっておらず正常に動作しているこ
とを示している。また、ビットＤ、は自動倉庫２が正常
に動作していることを示しており、ビットＤ３は自動検
索機１０に何らかのエラーが発生していることを示して
いる。このようにして、ホスト機１は返送されてくる情
報ＩＲのエラー検出領域ＥＤの各ビットの論理値を読取
ることにより、エラー検出の対象となっている各装置の
正常、異常を適確に識別することができろ。したがって
、ホスト機１はその結果にもどす（・て、再度自動検索
機１０に対して所要の情報ＩＴを伝送したり、別の処理
を行なったりすることが可能となる。
次に、伝送回路１２の具体的な回路例を第３図に示して
説明すると、ホスト機１からの情報ＩＴはレシーバ加を
経て哀タートビット検出回路２１に入力され、スタート
ビット検出回路２１で検出されたスタートビットＩｓの
信号ＳＢがマイクロコンピュータ１３に入力され、スタ
ートビット検出回路２１を経た情報はシフトレジスタｎ
に入力され、４ビット単位のデータＤＴを生成し、この
データＤＴを４ビット単位で信号ＳＢによるセット後の
マイクロコンピュータ１３に入力するようにしている。
説明すると、ホスト機１からの情報ＩＴはレシーバ加を
経て哀タートビット検出回路２１に入力され、スタート
ビット検出回路２１で検出されたスタートビットＩｓの
信号ＳＢがマイクロコンピュータ１３に入力され、スタ
ートビット検出回路２１を経た情報はシフトレジスタｎ
に入力され、４ビット単位のデータＤＴを生成し、この
データＤＴを４ビット単位で信号ＳＢによるセット後の
マイクロコンピュータ１３に入力するようにしている。
また、マイクロコンピュータ１３がシフトレジスタｎで
生成されたデータＤＴを全【受信すると、マイクロコン
ピュータ１３はこれを検知して受信終了信号ＡＲを出力
してフリップフロップ２７をセットするようになつそお
り、マイクロコンピュータ１３は更にタイミング信号Ｔ
（Ｔ、〜Ｔ＜）を上述のエラー検出領域ＥＤのビット
Ｄ。〜Ｄ３に対応してｄ力するようになっている。
生成されたデータＤＴを全【受信すると、マイクロコン
ピュータ１３はこれを検知して受信終了信号ＡＲを出力
してフリップフロップ２７をセットするようになつそお
り、マイクロコンピュータ１３は更にタイミング信号Ｔ
（Ｔ、〜Ｔ＜）を上述のエラー検出領域ＥＤのビット
Ｄ。〜Ｄ３に対応してｄ力するようになっている。
さらに、自動検索機１０はビジー状態の時に別途検知さ
れる信号８゜でフリップフロップ３をセットし、コピー
マシン１１がエラ・−状態の時に検知出力される信号生
はフリップフロップ冴をセットし、自動倉庫２がエラー
状態の場合には信号Ｓ。
れる信号８゜でフリップフロップ３をセットし、コピー
マシン１１がエラ・−状態の時に検知出力される信号生
はフリップフロップ冴をセットし、自動倉庫２がエラー
状態の場合には信号Ｓ。
がフリップフロップ６をセットするようになっており、
自動検索機１０がエラー状態となっている場合には信号
Ｓ３ が７リツプフロツプあをセットする。このような
フリップフロラ１６〜部の各セット出力はそれぞれアン
ド回路ＡＮＤＩ〜ＡＮＤ４に入力され、その出力がオア
回路０ｋＬｉを経てアンド回路ＡＮＤ６に入力される。
自動検索機１０がエラー状態となっている場合には信号
Ｓ３ が７リツプフロツプあをセットする。このような
フリップフロラ１６〜部の各セット出力はそれぞれアン
ド回路ＡＮＤＩ〜ＡＮＤ４に入力され、その出力がオア
回路０ｋＬｉを経てアンド回路ＡＮＤ６に入力される。
また、フリップフロップｎリセット出力はアンド回路Ａ
ＮＤ５及びＡＩＮ Ｄ６に入力され、これらアンド回路
ＡＮＤ５及びＡＮＤ６の出力がオア回路ＯＲ２，ドライ
バあを経て情報ＩＲとして出力されるようになっている
。なお、シフトレジスタηから出力されるデータＤＡは
、アンド回路ＡＮＤ５の他方の入力となっている。
ＮＤ５及びＡＩＮ Ｄ６に入力され、これらアンド回路
ＡＮＤ５及びＡＮＤ６の出力がオア回路ＯＲ２，ドライ
バあを経て情報ＩＲとして出力されるようになっている
。なお、シフトレジスタηから出力されるデータＤＡは
、アンド回路ＡＮＤ５の他方の入力となっている。
このような構成において、各装置のエラー検出回路等で
検出されたエラー信号Ｓ。〜Ｓ３は、各装置が正常の時
にこれに対応するフリップフロップＺ〜がをセットする
が、これらセット出力はマイクロコンピュータ１３がタ
イミング信号Ｔを出力しない限りオア回路ＯＲ，１を経
て出力さ汎ることはない。このような状態で、第２１八
に示すような情報ＩＴがホスト機１から伝送されて（る
と、スタートビット検出回路２１で情報ＩＴのスタート
ピッｊ ８Ｂ （Ｉｓに相当）を検出してマイクロコン
ピュータ１３に入力してリセットし、以降情報ＩＴが伝
送されてくることを知らせる。このとき、データ受信終
了係号ＡＲは出力されておらず、フリップフロップρが
セットされていないのでアンド回路ＡＩＮＤ６が遮断さ
ｔ、アンド回路ＡＮ Ｊ）５が導通状態となっている。
検出されたエラー信号Ｓ。〜Ｓ３は、各装置が正常の時
にこれに対応するフリップフロップＺ〜がをセットする
が、これらセット出力はマイクロコンピュータ１３がタ
イミング信号Ｔを出力しない限りオア回路ＯＲ，１を経
て出力さ汎ることはない。このような状態で、第２１八
に示すような情報ＩＴがホスト機１から伝送されて（る
と、スタートビット検出回路２１で情報ＩＴのスタート
ピッｊ ８Ｂ （Ｉｓに相当）を検出してマイクロコン
ピュータ１３に入力してリセットし、以降情報ＩＴが伝
送されてくることを知らせる。このとき、データ受信終
了係号ＡＲは出力されておらず、フリップフロップρが
セットされていないのでアンド回路ＡＩＮＤ６が遮断さ
ｔ、アンド回路ＡＮ Ｊ）５が導通状態となっている。
したがって、シフトレジスタｎから出力されるデータ領
域ＤＡのデータが、アンド回路ＡＩ”、ｌ Ｄ ５及び
オア回路ＯＲ２を経てドライバー路に送られ、第２図（
Ｂ）に示すように先ずデータが情報ＩＲとしてホスト機
に伝送される。そして、シフトレジスタηではデータＤ
Ｄを生成してこれをマイクロコンピュータ１３に入力し
ているので、第２図（Ｂ）に示すデータ領域ＤＡのデー
タが全てシフトレジスタηから出力されると、マイクロ
コンビ、ユータ１３は受信終了信号ＡＲを出力し、フリ
ップフロップγをセットすることによりアンド回路ＡＩ
’、Ｄ５を遮断すると共に、アンド回路ＡへＤ６を導通
させる。これと同時に、ビットＤ０ に対応するタイ
ミング信号Ｔ、を出力してアンド回路ＡＮＤＩを導通さ
せ、フリラフフロッグ乙の出力、つまり自動検索機１０
のビジー状態の有無をオア回路０１（，１を経・′てア
ンド回路ＡＮＩ）６に入力する。これにより、ビットＤ
。の論理値が情報ＩＦＬとして出力される。
域ＤＡのデータが、アンド回路ＡＩ”、ｌ Ｄ ５及び
オア回路ＯＲ２を経てドライバー路に送られ、第２図（
Ｂ）に示すように先ずデータが情報ＩＲとしてホスト機
に伝送される。そして、シフトレジスタηではデータＤ
Ｄを生成してこれをマイクロコンピュータ１３に入力し
ているので、第２図（Ｂ）に示すデータ領域ＤＡのデー
タが全てシフトレジスタηから出力されると、マイクロ
コンビ、ユータ１３は受信終了信号ＡＲを出力し、フリ
ップフロップγをセットすることによりアンド回路ＡＩ
’、Ｄ５を遮断すると共に、アンド回路ＡへＤ６を導通
させる。これと同時に、ビットＤ０ に対応するタイ
ミング信号Ｔ、を出力してアンド回路ＡＮＤＩを導通さ
せ、フリラフフロッグ乙の出力、つまり自動検索機１０
のビジー状態の有無をオア回路０１（，１を経・′てア
ンド回路ＡＮＩ）６に入力する。これにより、ビットＤ
。の論理値が情報ＩＦＬとして出力される。
次いで、タイミング信号Ｔ、を出力することにより、同
様にコピーマシーン１１のエラーの有無の示しているフ
リップフロップ屑の出力をアンド回路ＡＮＤ２から出力
し、この後にタイミング信号Ｔ３を出力することにより
、自動倉庫２のエラー状態の有無を示しているフリップ
フロップ５の出力をアンド回路ＡＮＤ ３から出力する
。最後に、ビットＤ、に対応するタイミング信号Ｔ４
を出力することにより、自動検索機１０のエラーの有無
を示している７リツプフロツブあの出力をアンド回路Ａ
ＮＤ４から出力し、これら各装置のエラー状態を順次ア
ンド回路ＡＮＤ６に送り、オア回路ＯＲ２及びドライバ
ー路を経て直列信号の情報■几として出力する。
様にコピーマシーン１１のエラーの有無の示しているフ
リップフロップ屑の出力をアンド回路ＡＮＤ２から出力
し、この後にタイミング信号Ｔ３を出力することにより
、自動倉庫２のエラー状態の有無を示しているフリップ
フロップ５の出力をアンド回路ＡＮＤ ３から出力する
。最後に、ビットＤ、に対応するタイミング信号Ｔ４
を出力することにより、自動検索機１０のエラーの有無
を示している７リツプフロツブあの出力をアンド回路Ａ
ＮＤ４から出力し、これら各装置のエラー状態を順次ア
ンド回路ＡＮＤ６に送り、オア回路ＯＲ２及びドライバ
ー路を経て直列信号の情報■几として出力する。
以上のように処理することＫより、第２図（５）で送ら
れて来る情報から、同図（ト））に示すようなエラー状
態に対応した直列の情報Ｉ）ｔを出カイろことができる
のである。
れて来る情報から、同図（ト））に示すようなエラー状
態に対応した直列の情報Ｉ）ｔを出カイろことができる
のである。
以上のようにこの発明のエラー検出方式によれば、情報
をデータ部分とエラー検出部分とに分け、エラー検出の
対象となっていｉ各装置が正常の場合にエラー検出領域
の情報を反転するようにし、エラー状態となっている場
合には伝送されてくる情報をそのまま返送するようにな
っているので、ハードウェアの負荷量を小さくすること
が出来る利点を有している。
をデータ部分とエラー検出部分とに分け、エラー検出の
対象となっていｉ各装置が正常の場合にエラー検出領域
の情報を反転するようにし、エラー状態となっている場
合には伝送されてくる情報をそのまま返送するようにな
っているので、ハードウェアの負荷量を小さくすること
が出来る利点を有している。
なお、上述の実施例ではエラー検出の対象を自 。
動検索機のビジー及びエラー、自動倉庫のエラー、コピ
ーマシーンのエラーの４つを挙げてｈ）２明しているが
、フィルムのジャム、紙詰まり、トナー不足やペーパー
不足等をエラー検出の対象とすることも可能であり、エ
ラー検出領域のピット数は任意に設定することができる
。また、上述の実施例ではデータ及びエラー検出情報を
それぞれ直列信号で伝送または返送するようにしている
が、並列信号で処理するようにすることも可能である。
ーマシーンのエラーの４つを挙げてｈ）２明しているが
、フィルムのジャム、紙詰まり、トナー不足やペーパー
不足等をエラー検出の対象とすることも可能であり、エ
ラー検出領域のピット数は任意に設定することができる
。また、上述の実施例ではデータ及びエラー検出情報を
それぞれ直列信号で伝送または返送するようにしている
が、並列信号で処理するようにすることも可能である。
さらに、上述の実施例ではホスト機から端末機に伝送す
るエラー検出領域のビット情報の論理値を′０“とじて
いるか、′１“とじて端末機に送り、端末機側で正常の
場合に′□Ｉに反転して返送するようにしても良い。
るエラー検出領域のビット情報の論理値を′０“とじて
いるか、′１“とじて端末機に送り、端末機側で正常の
場合に′□Ｉに反転して返送するようにしても良い。
第１図はこの発明方式を適用し得る装置の一例を示すブ
ロック図、第２図人）はこの発明に用いるホスト機から
の情報の一例を示すフォーマット、同図（Ｂｌは端末機
からホスト機に返送する情報の一例を示すフォーマット
、り３図はこの弁明方式を莢現する回路の一例を示す回
路構成り匂である。 １・・・ホスト機、２・・・自動倉庫、１０・・・自動
検索機、１１・・・コピーマシーン、１２・・−伝送側
Ｊ １３・・・マイク四コンピュータ、 ２１・・・ス
タートビット検出回置・ｊ。 乙・・・シフトレジスタ、２３〜２７・・・ノリツブフ
ロップ。
ロック図、第２図人）はこの発明に用いるホスト機から
の情報の一例を示すフォーマット、同図（Ｂｌは端末機
からホスト機に返送する情報の一例を示すフォーマット
、り３図はこの弁明方式を莢現する回路の一例を示す回
路構成り匂である。 １・・・ホスト機、２・・・自動倉庫、１０・・・自動
検索機、１１・・・コピーマシーン、１２・・−伝送側
Ｊ １３・・・マイク四コンピュータ、 ２１・・・ス
タートビット検出回置・ｊ。 乙・・・シフトレジスタ、２３〜２７・・・ノリツブフ
ロップ。
Claims (1)
- 一方の製筒から他方の装置へ、データ領域及びエラー検
出領域で成り、かつ前記エラー検出領域のビット情報を
全て同一の論理値とした情報を伝送し、前記情報を受信
する前記一方の装置にエラー又はビジー状態がある場合
には、その該当ビット毎に前記ビット情報をそのままの
論理値として前記他方の装置へ伝送するようにし、前記
一方の装置が正常の場合にはその該当ビット毎に前記ビ
ット情報の論理値を反転して前記他方の製麹へ伝送する
ようにしたことを特徴とする情報伝送におけるエラー検
出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1717783A JPS59143442A (ja) | 1983-02-04 | 1983-02-04 | 情報伝送におけるエラ−検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1717783A JPS59143442A (ja) | 1983-02-04 | 1983-02-04 | 情報伝送におけるエラ−検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59143442A true JPS59143442A (ja) | 1984-08-17 |
Family
ID=11936667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1717783A Pending JPS59143442A (ja) | 1983-02-04 | 1983-02-04 | 情報伝送におけるエラ−検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59143442A (ja) |
-
1983
- 1983-02-04 JP JP1717783A patent/JPS59143442A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
| JPS59143442A (ja) | 情報伝送におけるエラ−検出方式 | |
| US6604154B1 (en) | Data processing device | |
| JPS5829671B2 (ja) | デ−タデンソウアヤマリケンシユツホウシキ | |
| JPS5816209B2 (ja) | デ−タ転送障害検出方式 | |
| US4959843A (en) | Content induced transaction overlap (CITO) block transmitter | |
| JP2561477B2 (ja) | デ−タ伝送装置 | |
| JPS61103297A (ja) | 電子複写機制御装置 | |
| JPS63168757A (ja) | バスエラ−検出方式 | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JPS5866136A (ja) | 割り込み検出方法 | |
| JPH0560134B2 (ja) | ||
| JPS601648B2 (ja) | コード変換装置 | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| JPS63275247A (ja) | デ−タ転送装置 | |
| JPS63192190A (ja) | Ｐｏｓシステムの集計管理方式 | |
| JPH023220B2 (ja) | ||
| JPS619743A (ja) | ロギング制御方法 | |
| JPS6180427A (ja) | 情報処理装置 | |
| JPS6240543A (ja) | 障害検出方式 | |
| JPS5965357A (ja) | パリテイビツト作成制御方式 | |
| JPH02199937A (ja) | 複数電文受信のブロックチェック方式 | |
| JPH02247754A (ja) | メモリシステムの断線検出処理装置 | |
| JPH0581140A (ja) | データ処理装置 | |
| JPH0214342A (ja) | エラー報告方式 |