JPS6240543A - 障害検出方式 - Google Patents

障害検出方式

Info

Publication number
JPS6240543A
JPS6240543A JP60180277A JP18027785A JPS6240543A JP S6240543 A JPS6240543 A JP S6240543A JP 60180277 A JP60180277 A JP 60180277A JP 18027785 A JP18027785 A JP 18027785A JP S6240543 A JPS6240543 A JP S6240543A
Authority
JP
Japan
Prior art keywords
request
reply
flag buffer
address register
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60180277A
Other languages
English (en)
Inventor
Kozo Yamano
山野 孝三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60180277A priority Critical patent/JPS6240543A/ja
Publication of JPS6240543A publication Critical patent/JPS6240543A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は情報処理装置の障害検出方式に関し、特にリク
エストリプライ方式で情報処理装置間の′送受fIを制
御する障害検出方式に関する。
(従来の技術) 従来、リクエストリプライ方式によシ情報処理装置間で
の送受信制御の障害を検出する場合には、特にその障害
に着目した検出回路はもたず、送信側の情報処理装置の
内部で一つの命令の最大実行時間内にある命令の処理が
完了しないことを検出(リプライが受信されないときに
検出される)することによって済ませていた。
第2図は、従来技術によるリクエストリプライ方式を採
用したメモリアクセス方式を実現する一例を示すブロッ
ク図である。第2図において、201は演算制御部、2
02〜204はそれぞれ形式の異なったリクエストコー
ドレジスタ、205は論理アドレスレジスタ、206は
実アドレスレジスタ、207,208.14はそれぞれ
形式の異なった書込みデータレジスタ、209は実アド
レス変換バッファ、210はキャッシュ、211はメモ
リアクセスアドレスレジスタ、212は選択回路、21
5はリプライデータレジスタ、215はメモリアクセス
制御回路、216はリクエストフリップ70ツブ、21
7はリクエストフラグバッファ書込みアドレスレジスタ
、218はリクエストフラグバッファ読出しアドレスレ
ジスタ、219はlJクエストフラグバツファ、220
は第1のリプライ受信クリップフロップ、221は第2
以降のリプライ受信7リツプフロツグ、222はメモリ
制御部である。
第2図において、演算制御部201からメモリアクセス
するだめの情報としてリクエストコードがリクエストコ
ードレジスタ202ヘセツトされ、論理アドレスが論理
アドレスレジスタ205ヘセツトされ、ストアデータが
書込みデータレジスタ207ヘセツトされ、演算制御部
201からメモリアクセス制御回路215ヘリクエスト
が送出される。メモリアクセス制御回路216ではリク
エストコードレジスタ202の内容からメモリアクセス
の種類を判定し、実アドレス変換バッファ209で実ア
ドレス変換した結果を実アドレスレジスタ206ヘセツ
トシ、リクエストコートヲリクエストコードシジスタ2
05ヘセットシ、ストアデータを書込みデータレジスタ
208ヘセツトする。リードリクエストでデータがキャ
ッシュ210に存在するならば、メモリ制御部222か
らのりプライデータを選択することができる選択回路2
12を通して演算制御部201ヘデータを戻す。もし、
ライドリクエストであるならば書込みデータレジスタ2
08のデータをキーヤツ7ユ210へ書込む指示を与え
る。
リードリクエストでデータがキャッシュ210に存在し
ない場合、あるいはライドリクエストのときメモリ制御
部222に対してデータのリード/ライトを指示すべく
リクエストコードをリクエストコードレジスタ204に
セットし、メモリリード/ライトアドレスをメモリアク
セスアドレスレジスタ211にセットし、ライトデータ
を書込みデータレジスタ214にセットし、加えてリク
エストフリップフロッグ216をセットしてリクエスト
を送出する。
リクエストフリップフロッグ216がセットされると、
リクエストフラグバッファ219にリクエストコードレ
ジスタ204からのリクエストフラグを書込み、次の書
込みのためにバッファ書込みアドレスレジスタ217を
更新する。同様にして、連続してメモリ制御部222へ
のリクエストがあればリクエストフラグをリクエストフ
ラグバッファ219にバッファしてバッファ書込みアド
レスレジスタ211の内容を更新する。
その後、メモリアクセスの終了に伴ってメモリ制御部2
22から第1のリプライ、または第2以降のリプライが
返される。
一般的には、メモリの8パイ) IJ−ドを行った後、
ブロックリード(8バイトの8回転送)の最初の8バイ
トのデータを返送したとき、およびストアに対して第1
のリプライを与え、ブロックリードの最初以外の後続8
バイトを転送して7回分のデータを返送したときには第
2以降のリプライが返される。
第1のリプライを第1のリプライ受信クリップフロップ
220で受信すると、リクエストフラグバッファ219
の内容とともに第1のリプライをメモリ制御部222に
送シ、メモリ制御部222でリプライの種別を判断し、
演算制御部201へ要求データを返送するか否か制御す
る。同時に、次のリクエストフラグバッファ219の内
容を読出すためにリクエストフラグバッファ読出しアド
レスレジスタ218を更新する。
第2以降のリプライを第2以降のリプライ受信クリップ
フロップ221で受信すると、メモリアクセス制御回路
216へ第2以降のリプライがあったことを報告し、メ
モリ制御部222からリプライ信号と同期して転送され
るメモリ読出しデータレジスタ213にセットされたブ
ロックロードデータをキャッシュ210へ書込む制御を
行っている。
以上説明したように、従来技術においては特にリクエス
トリプライ制御に関する特別な障害検出回路が準備され
ていなかった。
(発明が解決しようとする問題点) 上述した従来のリクエストリプライ方式の制御障害は直
接的な検出手段がないため、間接的に命令間タイムアウ
ト(例えば、待っているリプライが返ってこなかったた
めに命令の実行が終了しない。)、あるいはデータ化け
による予測不能な事態(例えば、リプライが多く返った
り、あるいはリプライの順番を間違ったりする事態)K
おち入り、障害箇所を指摘することは困難であるという
欠点があった。
本発明の目的は、一つのリクエストに対応して第1のリ
プライ、または複数の第2以降のリプライを受信し、リ
クエスト送出後の第1のリプライを受信する以前にリク
エストフラグバッファ〈よυ連続してリクエストの送出
を可能化し、リクエスト送受信条件によって増減するこ
とができるリクエストリプライカウンタによシリクエス
トのオーバフローを検出することにより上記欠点を除去
し、障害箇所を指摘することができるように構成した障
害検出方式を提供することにある。
(問題点を解決するだめの手段) 本発明による障害検出方式は、リクエストリプライ方式
によシ情報処理装置間の送受信を制御するシステムにお
けるものであって、受信手段と、リクエストフラグバッ
ファと、リクエストフラグバッファ書込みアドレスレジ
スタと、リクエストフラグバッファ続出しアドレスレジ
スタと、リクエストリプライカウンタと、検出手段とを
具備して構成したものでおる。
受信手段は一つのリクエストに対応して第1のリプライ
、または第1のリプライと第2以降の複数のリプライを
受信するためのものである。
リクエストフラグバッファは、リクエストの送出後にリ
クエストの第10リプライを受信する以前に連続してリ
クエストを送出することが可能な容量を有するものであ
る。
リクエストフラグバッファ書込みアドレスレジスタは、
リクエストの送出時にリクエストフラグバッファの書込
みアドレスを更新するためのものである。
リクエストフラグバッファ読出しアドレスレジスタは、
リプライの受信時にリクエストフラグバッファの読出し
アドレスを更新するためのものである。
リクエストリプライカウンタは、リクエストの送出時に
リプライが存在しなければ+1、リプライの受信時にリ
クエストが存在しなければ−1、ならびにリクエストの
送出時にリプライを受信したならばカウントしないよう
に構成したものである。
検出手段は、リクエストリプライカウンタの値がすべて
%I11またはオーバフローしたことを検出するための
ものである。
(実施例) 次に、本発明について図面を参照して説明する。
第1図は本発明にむる障害検出方式を実現する一実施例
を示すブロック図でアリ、第2図に示した従来技術によ
るブロック図とは異なったリクエストリプライ制御部の
みを示している。
第1図において、101はリクエストコードレジスタ、
1a2はメモリアクセスアドレスレジスタ、105はり
ブライデータレジスタ、104は8込みデータレジスタ
、105はリクエストクリップフロップ、106はメモ
リアクセス制御回路、107はリクエストフラグバッフ
ァ読出しアドレスレジスタ、108はリクエストフラグ
バッファ書込みアドレスレジスタ、109はリクエスト
フラグバッファ、110〜112,122.116はそ
れぞれ第1〜第5の比較回路、113,117゜118
はそれぞれ第1〜第8のANDゲート、114は第2以
降のリプライ有効表示フラグ、116は第2以降のりブ
ライカウンタ、119゜120はそれぞれ第1および第
2以降のリプライ受信クリップ70ツグ、121はリク
エストリプライカウンタ、123はリプライフラグレジ
スタ、124は障害処理制御部 126はメモリ制御部
1126はORゲートである。
本実施例ではリクエストの種類をリードリクエスト1、
リードリクエスト2、ならびにライドリクエストの8種
類に限定する。リードリクエスト1はリクエスト1個に
対して第1のリプライのみを与え、リードリクエスト2
はリクエスト1個に対して第1のリプライとそれに続く
第2〜第8のリプライを与え、ライドリクエストはリク
エスト1個に対して第1のリプライを与える。また、リ
プライ受信以前に連続して送出可能なリクエストの数は
15として以下に説明する。
まず、リクエスト送出時の動作を説明する。
リクエスト7リツグ70ツブ105がセットされてリク
エスト送出状態になると、リクエストコードレジスタ1
01の内容のうちでリードリクエスト1/リードリクエ
スト2/ライドリクエストを分類する情報を16ワード
で構成されるリクエストフラグバッファ109へ格納す
る。すなわち、この場合にはリクエストフラグバッファ
10906ビツトで構成されるリクエストフラグバッフ
ァ書込みアドレスレジスタ108(初期値は全ビット%
Ol)で示されたワード位置に上記情報を格納し、同時
にリクエストフラグバッファ書込みアドレスレジスタ1
08の内容を次のワード位置を示すべくカウントアツプ
する。また、このとき−にリプライが存在しなければ初
期値は全ビット%OIで5ビツトから構成されたリクエ
ストリプライカウンタ121を1だけカウントアツプし
、リプライ待ちのリクエスト数を表示する。ここで、リ
プライ受信時にはカウントアツプは抑止される。また、
このときリプライを受信したならば上記カウントは行わ
ない。
次に、リプライ受信時の動作を説明する。
リードリクエスト1に対しては第1のリプライが第1の
リプライ受信フリップフロヅプ220をセットすること
Kよシ報告される。5ビツトで構成され、初期値が全ビ
ット−〇Iにセットされるリクエストフラグバッファ読
出しアドレスレジスタ10Tによって示されるリクエス
トフラグバッファ109のワード位置から読出されたリ
クエストフラグと、第1のリプライと同時に報告される
リプライフラグレジスタ123のリプライフラグとは第
3の比較回路112で比較される。両者間が不一致のと
きには予測したリプライとは異なると判断され、障害処
理部124ヘリクエストリブライ制御障害として報告さ
れる。さらに、このときリプライが存在しなければリク
エストリプライカウンタ121を1だけカウントダウン
し、次のリクエストフラグバッファ109の動作を準備
するためリクエストフラグバッファ読出しアドレスレジ
スタ101をカウントアツプする。
リードリクエスト2に対しては第1のリプライが第1の
リプライ受信クリップ70ツグ119をセットすること
によりリプライが報告され、リードリクエスト1と同様
の動作に加えて、当該リプライに続く第2以降のリプラ
イの数をカウントするだめの4ビツトで構成されるり、
プライカラ/り115を初期値(全ビット101)にク
リアして第2以降のリプライを待つ。続いて、第2以降
のリプライが第2のリプライ受信クリップ70ツブ12
Gをセットすることにより報告されると、リプライカウ
ンタ115′t−カウントアツプし、リードリクエスト
2に対するリプライ有効待ちフラグV(第1のリプライ
受信以前にリクエストフラグバッファ109から読出さ
れて保持されている。)がリセットされているときには
、第2以降のリプライを受信したことを第2のANDゲ
ート117で検出すると、予測したリプライとは異なる
と判断し、障害処理制御部124ヘリクエストリプライ
制御障害として報告する。
さらに1 リプライカウンタ116が第2以降のリプラ
イによシカラントアップされ、最後の第2以降のリプラ
イ待ちを検出するためリプライカウンタ11!IO内容
R2C=6を第5の比較回路116で検出し、そのとき
wc2以降のリプライを受信すると第8のANDゲート
118の出力によ#)■7ラグF/F 114をリセッ
トして、リードリクエスト2に対するリプライ待ちを無
効化する。
さらに第2以降のリプライを受信するとR2O)7とな
り、リプライカウンタ115の上位1ビツトが% 11
となると、余分なリプライを受信したものと判断して障
害処理制御部124ヘリクエストリプライ制御障害とし
て報告する。
ストアリフニス)K対しては、動作はリードリクエスト
1と同等である。
さらに、リクエストフラグバッファ109の書込み/読
出しを制御するバッファ書込みアドレスレジスタ108
とリクエストフラグバッファ読出しアドレスレジスタ1
07とは常にその差は最大15であシ、リクエスト先行
くよりリクエストリプライ制御が不測の事態におちいら
ないようにバッファ書込みアドレスレジスタ108とリ
クエストフラグバッファ読出しアドレスレジスタ1(1
との間で上位ビットの第1の比較回路110での不一致
出力と、下位4ビツトの第2の比較回路111での一致
出力との論理積を第1のANDゲ−)11iSによυ検
出して、障害処理制御部124ヘリクエストリプライ制
御障害として報告する。
また、リクエスト未送出時のリプライ先行によシリクニ
ストリプライ制御が不測の事態におちいらないようくい
 リクエストリプライカウンタ121が全ビット111
(カウンタ値が%−1り、またはオーバ70−状態であ
ることを第4の比較回路122、ならびにORゲート1
26で検出し、さらにリクエスト先行によりリクエスト
リプライ制御が不測の事態におちいらないようにリクエ
ストリプライカウンタ121の上位1ビツトが“1”(
カウンタ:オーバフロー)であることを検出して、障害
処理制御部124ヘリクエストリプライ制御障害を報告
する。
(発明の効果) 以上説明したように本発明は、一つのリクエストに対応
して第1のリプライ、または複数の第2以降のリプライ
を受信し、リクエスト送出後に第1のリプライを受信す
る以前にリクエストフラグバッファによシ連続してリク
エストの送出を可能化し、リクエスト送受信条件によっ
て増減することができるリクエストリプライカラ/りに
よりリクエストのオーバ70−を検出することによシ、
少ないハードウェアを追加してリクエストリプライ方式
の制御障害を早急に検出でき、さらに障害箇所を正しく
限定できるという効果がある。
【図面の簡単な説明】
第1図は、本発明による障害検出方式を実現する一実施
例を示すブロック図である。 第2図は、従来技術による障害検出方式を実現する一例
を示すブロック図である。 101.202〜204・・参リクエストコードレジス
タ 102.211・・・ メモリアクセスアドレスレジス
タ 10i$、21iS・・・ リプライデータレジスタ1
04.20r、208,214@・・ 書込みデータレ
ジスタ 10B、218・・拳すクエストフリッグフロツ11.
216・−・ メモリアクセス制御回路17.218・
・拳 リクエストフラグバッファ読出しアドレスレジス
タ 108.217・会・ リクエストフラグバッファ書込
みアドレスレジスタ 109.219・・・ リクエストフラグバッファ11
0〜112,122.116・・Φ比較回路113.1
17.118−・・ANDゲート114 ・・・第2以
降のリプライ有効表示フラグ 115 ・・・第2以降のりプライカウンタ119 ・
・・第1のリプライ受信フリップフロップ 120.221−−@第2以降のリプライ受信クリップ
フロップ 121 ・・・リクエストリプライカウンタ12!l 
・・・リプライフラグレジスタ124・・・障害処理制
御部 125.222・・・ メモリ制御部 126−−−ORゲート 201・・・演算制御部 205・・―論理アドレスレジスタ 206・・・実アドレスレジスタ 210・・・キャッシュ 212・・・選択回路

Claims (1)

    【特許請求の範囲】
  1. リクエストリプライ方式により情報処理装置間の送受信
    を制御するシステムの障害検出方式であつて、一つのリ
    クエストに対応して第1のリプライ、または前記第1の
    リプライと第2以降の複数のリプライを受信するための
    受信手段と、前記リクエストの送出後に前記リクエスト
    の第1のリプライを受信する以前に連続してリクエスト
    を送出することが可能な容量を有するリクエストフラグ
    バッファと、前記リクエストの送出時に前記リクエスト
    フラグバッファの書込みアドレスを更新するためのリク
    エストフラグバッファ書込みアドレスレジスタと、前記
    リプライの受信時に前記リクエストフラグバッファの読
    出しアドレスを更新するためのリクエストフラグバッフ
    ァ読出しアドレスレジスタと、前記リクエストの送出時
    に前記リプライが存在しなければ+1、前記リプライの
    受信時に前記リクエストが存在しなければ−1、ならび
    に前記リクエストの送出時に前記リプライを受信したな
    らばカウントしないリクエストリプライカウンタと、前
    記リクエストリプライカウンタの値がすべて“1”また
    はオーバフローしたことを検出するための検出手段とを
    具備して構成したことを特徴とする障害検出方式。
JP60180277A 1985-08-16 1985-08-16 障害検出方式 Pending JPS6240543A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60180277A JPS6240543A (ja) 1985-08-16 1985-08-16 障害検出方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60180277A JPS6240543A (ja) 1985-08-16 1985-08-16 障害検出方式

Publications (1)

Publication Number Publication Date
JPS6240543A true JPS6240543A (ja) 1987-02-21

Family

ID=16080407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60180277A Pending JPS6240543A (ja) 1985-08-16 1985-08-16 障害検出方式

Country Status (1)

Country Link
JP (1) JPS6240543A (ja)

Similar Documents

Publication Publication Date Title
EP0309676A2 (en) Workstation controller with full screen write mode and partial screen write mode
JPS6240543A (ja) 障害検出方式
US6931473B2 (en) Data transfer via Host/PCI-X bridges
US5774482A (en) Apparatus and method for processing errors associated with data transfers in a computer
JPS6240542A (ja) 障害検出方式
JPS6240545A (ja) 障害検出方式
WO2017024873A1 (zh) 一种存储单元和处理系统
JPS6240544A (ja) 障害検出方式
JPS6240541A (ja) 障害検出方式
JPH01236342A (ja) Dmaコントローラ
JPS59151231A (ja) 選択受信方式
SU1307462A1 (ru) Устройство дл сопр жени ЭВМ с абонентом
JP2744298B2 (ja) バッファ制御用計数回路の障害検出方式
JPH01158554A (ja) Dma装置を備えたデータ処理システム
SU1029175A2 (ru) Селекторный канал
JPS616746A (ja) 部分書込み制御方式
JPS5825291B2 (ja) ダイレクトメモリアクセスソウチ
SU886000A1 (ru) Устройство дл обработки прерываний
JPS60123956A (ja) メモリ書込装置
JPH0245386B2 (ja)
JPS62209652A (ja) アクセスプライオリテイ制御方式
JPS5936359B2 (ja) デ−タバツフア装置
JPS60207945A (ja) デ−タ転送制御方式
JPS58200323A (ja) 入出力処理装置
JPS6045866A (ja) 割込み制御方式