JPS6240541A - 障害検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は情報処理装置の障害検出方式に関し、特にリク
エストリプライ方式で情報処理装置間の送受信を制御す
る障害検出方式に関する。

（従来の技術） 従来、リクエストリプライ方式により情報処理装置間で
の送受信制御の障害を検出する場合には、特にその障害
に着目した検出回路はもたず、送信側の情報処理装置の
内部で一つの命令の最大実行時間内に成る命令の処理が
完了しないことを検出（リプライが受信されないときに
検出される）することによって済ませていた。

第２図は、従来技術によるリクエストリプライ方式を採
用したメモリアクセス方式を実現する一例を示すブロッ
ク図である。第２図において、２０１は演算制御部、２
０２〜２Ｑ４はそれぞれ形式の異なったリクエストコー
ドレジスタ、２０５は論理アドレスレジスタ、２０６は
実アドレスレジスタ、２０７，２０８．２１４はそれぞ
れ形式の異なった書込みデータレジスタ、２０９は実ア
ドレス変換バッファ、２１０はキャッシュ、２１１はメ
モリアクセスアドレスレジスタ、２１２は選択回路、２
１３はリプライデータレジスタ、２１５はメモリアクセ
ス制御回路、２１Ｂはリクエストフリップフロップ、２
１Ｔはリクエストフラグバッファ書込みアドレスレジス
タ、２１８はリクエストフラグバッファ読出しアドレス
レジスタ、２１９はリクエスト７ラグバツフア、２２０
は第１のリプライ受信フリップフロップ、２２１は第２
以降のリプライ受信フリップ７０ツブ、２２２はメモリ
制御部である。

第２図において、演算制御部２０１からメモリへアクセ
スするための情報としてリクエストコードがリクエスト
コードレジスタ２０２ヘセツトされ、論理アドレスが論
理アドレスレジスタ２０５ヘセツトされ、ストアデータ
が書込みデータレジスタ２０７ヘセツトされ、演算制御
部２０１からメモリアクセス制御回路２１５ヘリクエス
トが送出される。メモリアクセス制御回路２１５ではリ
クエストコードレジスタ２０２の内容からメモリアクセ
スの稲類を判定し、実アドレス変換バッファ２０９で実
アドレス変換した結果を実アドレスレジスタ２［］６ヘ
セツトし、リクエストコードをリクエストコードレジス
タ２０３ヘセツトシ、ストアデータを書込みデータレジ
スタ２０Ｂヘセツトする。リードリクエストでデータが
キャッシュ２１０に存在するならば、メモリ制御部２２
２からのりブライデータを選択することができる選択回
路２１２を通して演算制御部２０１ヘデータを戻す。も
し、ライドリクエストであるならば書込みデータレジス
タ２０８のデータをキャッシュ２１０へ書込む指示を与
える。

リードリクエストでデータがキャッシュ２１０に存在し
ない場合、あるいはライドリクエストのときメモリ制御
部２２２に対してデータのリード／ライトを指示すべく
リクエストコードをリクエストコードレジスタ２０４に
セットし、メモリリード／ライトアトリスをメモリアク
セスアドレスレジスタ２１１にセットし、ライトデータ
を書込みデータレジスタ２１４にセットし、加えてリク
エストフリップフロップ２１Ｂをセットしてリクエスト
を送出する。

リクエストフリップフロップ２１６がセットされると、
リクエストフラグバック７２１９にリクエストコードレ
ジスタ２０４からのリクエストフラグを書込み、次の書
込みのためにバッファ書込みアドレスレジスタ２１７を
更新する。同様にして、連続してメモリ制御部２２２へ
のリクエストがあれば、リクエストフラグをリクエスト
７ラグバツフア２１９にバッファしてバッファ書込みア
ドレスレジスタ２１７の内容を更新する。

その後、メモリアクセスの終了に伴ってメモリ制御部２
２２から第１のリプライ、または第２以降のリプライが
返される。

一般的には、メモリの８バイトリードを行った後、ブロ
ックリード（８バイトの８回転送）の最初の８バイトの
データを返送したとき、およびストアに対して第１のリ
プライを与え、ブロックリードの最初以外の後続８バイ
トを転送して７回分のデータを返送したときには第２以
降のリプライが返される。

第１のリプライを第１のリプライ受信フリップフロップ
２２０で受信すると、リクエストフラグバッファ２１９
の内容とともに第１のリプライをメモリ制御部２２２に
送り、メモリ制御部２２２でリプライの種別を判断し、
演算制御部２０１へ要求データを返送するか否か制御す
る。同時に１次のリクエストフラグパック７２１９の内
容を読田すためにリクエストフラグバッファ読出しアド
レスレジスタ２１８を更新する。

第２以降のリプライを第２以降のリプライ受信フリップ
フロップ２２１で受信すると、メモリアクセス制御回路
２１５へ第２以降のリプライがあつたことを報告し、メ
モリ制御部２２２からリプライ信号と同期して転送され
るメモリ読出しデータレジスタ２１３にセットされたブ
ロックロードデータをキャッシュ２１０へ書込む制御を
行っている。

以上説明したように、従来技術においては特にリクエス
トリプライ制御に関する特別な障害検出回路が準備され
ていなかった。

（発明が解決しようとする問題点） 上述した従来のリクエストリプライ方式の制御障害は直
接的な検出手段がないため、間接的に命令間タイムアウ
ト（例えば、待っているリプライが返ってこなかったた
めに命令の実行が終了しない。）、あるいはデータ化け
による予測不能な事態（例えば、リプライが多く返った
シ、あるいはリプライの順番を間違ったりする事態）に
おち入シ、障害箇所を指摘することは困難であるという
欠点があった。

本発明の目的は、一つのリクエストに対応して第１のリ
プライ、または複数の第２以降のりブライを受信し、リ
クエスト送出後の第１のリプライを受信する以前にリク
エストフラグバッファにより連続してリクエストの送出
を可能化し、書込みと読出しとのバッファアドレスの不
一致を検出することにより上記欠点を除去し、障害箇所
を指摘することができるように構成した障害検出方式を
提供することにある。

（問題点を解決するための手段） 本発明による障害検出方式はリクエストリプライ方式に
より情報処理装置間の送受信を制御するシステムにおけ
るものであって、受信手段と、リクエストフラグバッフ
ァと、リクエストフラグバッファ書込みアドレスレジス
タと、リクエストフラグバッファ読出しアドレスレジス
タと、一致検出手段とを具備して構成したものである。

受信゛手段は一つのリクエストに対応して第１のリプラ
イ、または第１のリプライと第２以降の複数のリプライ
を受信するためのものである。

リクエストフラグバッファは、リクエストの送出後にリ
クエストの第１のリプライを受信する以前に連続してリ
クエストを送出することが可能な容量を有するものであ
る。

リクエストフラグバッファ書込みアドレスレジスタは、
リクエストの送出時にリクエストフラグバッファの書込
みアドレスを更新するためのものである。

リクエストフラグバッファ読出しアドレスレジスタは、
リプライの受信時にリクエストフラグバッファの読出し
アドレスを更新するためのものである。

一致検出手段は、リクエストフラグバッファに蓄えられ
る最大数を超えるリクエストフラグバッファ書込みアド
レスレジスタの内容と、リクエストフラグバッファ読出
しアドレスレジスタの内容との上位ビットの不一致、な
らびに上位ビットの位置より下位のビット位置の一致を
検出するためのものである。

（実施例） 次に、本発明について図面を参照して説明する。

第１図は本発明による障害検出方式を実現する一実施例
を示すブロック図であシ、第２図に示した従来技術によ
るブロック図とは異なったリクエストリプライ制御部の
みを示している。

第１図において、１０１はリクエストコードレジスタ、
１０２はメモリアクセスアドレスレジスタ、１０３はリ
プライデータレジスタ、１０４は書込みデータレジスタ
、１０５はリクエストフリップフロップ、１０６はメモ
リアクセス制御回路、１０７はリクエストフラグバッフ
ァ読出しアドレスレジスタ、１０Ｂはリクエストフラグ
バッファ書込みアドレスレジスタ、１０９はリクエスト
フラグバッファ、１１０〜１１２．１２２．１１６はそ
れぞれ第１〜第５の比較回路、１１３．１１７．１１８
．１２Ｂ、１２７はそれぞれ第１〜第５のＡＮＤゲー）
、１１４は第２以降のリプライ有効表示フラグ、１１５
は第２以降のりブライカウンタ、１１９．１２０はそれ
ぞれ第１および第２以降のリプライ受信フリップフロッ
プ、１２１はリクエストリプライカウンタ、１２３はリ
プライフラグレジスタ、１２４は障害処理制御部、１２
５はメモリ制御部である。

本実施例ではリクエストの種類をリードリクエスト１、
リードリクエスト２、ならびにライドリクエストの３種
類に限定する。リードリクエスト１はリクエスト１個に
対して第１のリプライのみを与え、リードリクエスト２
はリクエスト１個に対して第１のリプライとそれに続く
第２〜第８のリプライを与え、ライドリクエストはリク
エスト１個に対して第１のリプライを与える。また、リ
プライ受信以前に連続して送出可能なリクエストの数は
１５であるとして以下に説明する。

まず、リクエスト送出時の動作を説明する。

リクエストフリップ７０ツブ１０５がセットされてリク
エスト送出状態になると、リクエストコードレジスタ１
０１の内容のうちでリードリクエスト１／リードリクエ
スト２／ライドリクエストを分類する情報を１６ワード
で構成されるリクエストフラグバッファ１０９へ格納す
る。リクエストフラグバッファ１０９では上記データは
、５ビツトで構成されるリクエストフラグバッファ書込
みアドレスレジスタ１０Ｂ（初期値は全ビット＠０＃）
で示されたワード位置に格納され、同時にリクエストフ
ラグバッファ書込みアドレスレジスタ１０８の内容を次
のワード位置を示すべくカウントアツプする。また、初
期値は全ビット１０”で５ビツトから構成されたリクエ
ストリプライカウンタ１２１をカウントアツプし、リプ
ライ待ちのリクエスト数を表示する。ここで、リプライ
受信時にはカウントアツプは抑止される。

次に、リプライ受信時の動作を説明する。

リードリクエスト１に対しては第１のリプライが第１の
リプライ受信フリップフロップ２２０をセットすること
Ｋより報告される。５ビツトで構成され、初期値が全ビ
ット＠０＃にセットされるリクエストフラグバッファ読
出しアドレスレジスタＩＱ７によって示されるリクエス
トフラグバッファ１０９のワード位置から読出されたリ
クエストフラグと、第１のリプライと同時に報告される
リプライフラグレジスタ１２３のリプライフラグとが第
３の比較回路１１２で比較される。両者間が不一致のと
きＫは予測し九リプライとは異なると判断され１障害処
理部１２４ヘリクエストリプライ制御障害として報告さ
れる。さらに、リクエストリプライカラ／り１２１をカ
ウントダウンし、次のリクエストフラグバッファ１０９
の動作を準備するため、リクエストフラグバッファ読出
しアドレスレジスタ１０７をカウントアツプする。

リードリクエスト２に対しては第１のリプライが第１の
リプライ受信クリップフロップ１１９をセットすること
によりリブライが報告され、リードリクエスト１と同様
の動作に加えて、当該リプライに続く第２以降のリプラ
イの数をカウントするための４ビツトで構成されるリプ
ライカウンタ１１５を初期値（全ピット加１）にクリア
して、第２以降のリプライを待つ。続いて、第２以降の
リプライが第２のリプライ受信フリップフロップ１２０
をセットすることにより報告されると、リプライカウン
タ１１５をカウントアツプし、リードリクエスト２に対
するリプライ有効待ちフラグＶ（第１のリプライ受信以
前にリクエストフラグバッファ１０９から読出されて保
持されている。）がリセットされているときには、第２
以降のリプライを受信したことを第２のＡＮＤゲート１
１７で検出する。これによって、予測したリプライとは
異なると判断し、障害処理制御部１２４ヘリクエストリ
ブライ制御障害として報告する。

さらに、リプライカウンタ１１５が第２以降のリプライ
によりカラントアップされ、最後の第２以降のリプライ
待ちを検出するため、リプライカウンタ１１５の内容Ｒ
２Ｃ＝６を第５の比較回路１１６で検出し、そのとき第
２以降のリプライを受信すると第３のＡＮＤゲート１１
８の出力によりＶＦ／Ｆ１１４をリセットして、リード
リフニス）２に対するリプライ待ちを無効化する。さら
に第２以降のリプライを受信するとＲ２Ｏ）７となり、
リプライカウンタ１１５の上位１ビツトが１１１となる
と、余分なリプライを受信したものと判断して障害処理
制御部１２４ヘリクエス）　ＩＪブライ制御障害として
報告する。

ストアリクエストに対しては、動作はリードリクエスト
１と同等である。

さらに１　リクエストフラグバッファ１０９Ｃ＋１１込
み／読出しを制御するバッファ書込みアドレスレジスタ
１０８とリクエストフラグバッファ読出しアドレスレジ
スタ１０７とは常にその差は最大１５であり、リクエス
ト先行によりリクニストリブライ制御が不測の事態にお
ちいらないようにバッファ書込みアドレスレジスタ１０
Ｂとリクエストフラグバッファ読出しアドレスレジスタ
１０７との間で上位ビットの第１の比較回路１１０での
不一致出力と、下位４ビツトの第２の比較回路１１１で
の一致出力との論理積を第１のＡＮＤゲ−）１１３、第
４のＡＮＤゲート１２６、ならびに第５のＡＮＤゲート
により検出して、障害処理制御部１２４ヘリクエストリ
プライ制御障害として報告する。

また、リクエスト未送出時のリプライ先行によりリクエ
ストリプライ制御が不測の事態におちいらないように、
リクエストリプライカウンタ１２１が全ビット′″１＃
（カウンタ値が″−１”）であることを第４の比較回路
１２２で検出し、さらにリクエスト先行によりリクエス
トリプライ制御が不測の事態におちいらないようにリク
エストリプライカウンタ１２１の上位１ビツトが′″１
−（カウンタ：オーバフロー）であることを検出して、
障害処理制御部１２４ヘリクエス）　ＩＪプライ制御障
害を報告する。

（発明の効果） 以上説明したように本発明は、一つのリクエストに対応
して第１のリプライ、または複数の第２以降のリプライ
を受信し、リクエスト送出後に第１のリプライを受信す
る以前にリクエストフラグバッファにより連続してリク
エストの送出を可能化し、書込みと読出しとのバッファ
アドレスの不一致を検出することにより、少ないノ・−
ドウエアを追加してリクエストリプライ方式の制御障害
を早急に検出でき、さらに障害箇所を正しく限定できる
という効果がある。

【図面の簡単な説明】

第１図は、本発明による障害検出方式を実現する一実施
例を示すブロック図である。 第２図は、従来技術による障害検出方式を実現する一例
を示すブロック図である。 １０１．２０２〜２０４・・・リクエストコードレジス
タ １０２．２１１・・・メモリアクセスアドレスレジスタ １０３．２１３・・・リプライデータレジスタ１０４．
２０７，２０８．２１４・・・書込みデータレジスタ １０５．２１６・・・リクエストフリップ７０ツブ １０６．２１５・・・メモリアクセス制御回路１０７．
２１８・・・リクエストフラグバッファ読出しアドレス
レジスタ １０８．２１７・・・リクエストフラグバッファ書込み
アドレスレジスタ １０９．２１９・・・リクエストフラグバッファ １１０〜１１２．１２２．１１６・・・比較口１１３．
１１７．１１８．１２６．１２７・　・ＡＮＤゲート １１４・・・第２以降のリプライ有効表示フラグ １１５・・・第２以降のりプライカラ／り１１９・・・
第１のリプライ受信フリップフロップ １２０．２２１・・・第２以降のりフライ受信フリップ
フロップ １２１・・・リクエストリプライカウンタ１２３・・・
リプライフラグレジスタ １２４・・・障害処理制御部 １２５．２２２・・・メモリ制御部 ２０１・・・演算制御部 ２０゛５・・・論理アドレスレジスタ ２０Ｂ・・・実アドレスレジスタ ２１０・・・キャッシュ ２１２・・・選択回路

Claims (1)

【特許請求の範囲】
1. リクエストリプライ方式により情報処理装置間の送受信
   を制御するシステムの障害検出方式であつて、一つのリ
   クエストに対応して第１のリプライ、または前記第１の
   リプライと第２以降の複数のリプライを受信するための
   受信手段と、前記リクエストの送出後に前記リクエスト
   の第１のリプライを受信する以前に連続してリクエスト
   を送出することが可能な容量を有するリクエストフラグ
   バッファと、前記リクエストの送出時に前記リクエスト
   フラグバッファの書込みアドレスを更新するためのリク
   エストフラグバッファ書込みアドレスレジスタと、前記
   リプライの受信時に前記リクエストフラグバッファの読
   出しアドレスを更新するためのリクエストフラグバッフ
   ァ読出しアドレスレジスタと、前記リクエストフラグバ
   ッファに蓄えられる最大数を超える前記リクエストフラ
   グバッファ書込みアドレスレジスタの内容と前記リクエ
   ストフラグバッファ読出しアドレスレジスタの内容との
   上位ビットの不一致、ならびに前記上位ビットの位置よ
   り下位のビット位置の一致を検出するための一致検出手
   段とを具備して構成したことを特徴とする障害検出方式
   。