JPS59137B2 - Ｍｉｓ電界効果型トランジスタの製法 - Google Patents

Description

【発明の詳細な説明】 本発明はＭＩＳ電界効果型トランジスタの製法の改良に
関する。

ＭＩＳ電界効果型トランジスタ（以下簡単の為トランジ
スタと称す）として従来、第１図に示す如く、例えばＰ
型シリコンでなるＰ型半導体基板１の上面側に例えば長
方形の窓２を有するＳｉＯ２でなる絶縁層３が形成され
、基板１の絶縁層３にて覆われていない領域内の上面側
にＮ型領域４及び５が夫々それ等の領域５及び４側を絶
縁層３に連接して形成され、基板１の上面上の領域４及
び５間の領域上に例えばＳｌＯ２でなる絶縁層６が形成
され、絶縁層６上に導電性を有する多結晶シリコンでな
る多結晶半導体層７が配され、絶縁層３、多結晶半導体
層７上に領域４及び５上の位置に夫夫窓８及び９を有す
るＳｉＯ２でなる絶縁層１０が延長され、窓８及び９を
通じて領域４及び５に夫夫連結せる電極１１及び１２が
形成され、基板１内の絶縁層３下の領域に絶縁層３と連
接し且領域４及び５と連接せるＰ＋型領域１３が形成さ
れ、基板１内の領域４及び５間の領域の上面側にＰ＋型
領域１４が形成され、而して領域４及び５を夫夫ソース
及びドレイン領域、領域１４をチヤンネル領域、絶縁層
６をゲート絶縁層、多結晶半導体層７をゲート電極、電
極１１及び１２を夫々ソース及びドレイン電極、絶縁層
３をフイールド絶縁層とせる構成のものが提案されてい
る。

然し乍ら斯るトランジスタの場合、電極１１及び１２が
夫々直接領域４及び５に連結せる構成を有するので、領
域４及び５に大なる深さ及び面積を要し、この為基板１
と領域４及び５の夫々との間の接合容量が比較的大であ
る。

又領域１３は所謂チヤンネルカツト用領域としての作用
を呈するものであるが、これが領域４及び５に連接して
いるので、領域１３と領域４及び５の夫々との間の接合
容量が極めて大である。従つて第１図にて上述せるトラ
ンジスタの場合良好な高周波特性を呈しない欠点を有す
るものである。又第１図にて上述せるトランジスタの製
法として従来、以下述べる製法が提案されている。

即ち第１図との対応部分には同一符号を附して説明する
も、予め得られた例えばＰ型シリコンでなるＰ型半導体
基板１上に第２図Ａに示す如く例えばＳｉＯ２でなる絶
縁層２１及び例えばＳｉ３Ｎ４でなる絶縁層２２をそれ
等の順に附し、次に第２図 に示す如く、絶縁層２２上
に例えばフオトエツチング法によつて例えばレジスト材
によるマスク層２３を附し、次でこのマスク層２３をマ
スクとせる絶縁層２２に対するエツチング処理例えばプ
ラズマエツチング処理によつてマスク層２３下のみに延
長せる絶縁層２２によるマスク層２４を形成し、次でマ
スク層２３及び２４をマスクとせるＰ型不純物のイオン
の打込処理をなして基板１のマスク層２３及び２４下以
外の領域の上面側にイオン打込領域２５を形成する。次
に第２図Ｃに示す如く、マスク層２３を例えばプラズマ
エツチング処理によりマスク層２４上より除去し、次で
マスク層２４をマスクとせる熱酸化処理をなして基板１
のマスク層２４下以外の領域の上面側に基板１の材料の
酸化されてなる絶縁層３を形成する（この場合絶縁層２
１のマスク層２４下以外の領域は絶縁層３に含まれたも
のとなり、絶縁層２１のマスク層２４下の領域が絶縁層
２６として残される）と共にこの絶縁層３下に沿つてイ
オン打込領域２５に含まれていたＰ型不純物イオンの活
性化によるＰ＋型領域２７を形成する。

次に第２図Ｄに示す如くマスク層２４及び絶縁層２６を
エツチング処理により基板１上より除去し、次に第２図
Ｅに示す如く例えば熱酸化処理により基板１上の絶縁層
３の有さざる領域に例えばＳｌＯ２でなる絶縁層２８を
形成し、次に第２図Ｆに示す如く絶縁層３をマスクとせ
るＰ型不純物のイオン打込、続く熱処理によつて基板１
の絶縁層３下の領域に領域２７と連接せるＰ＋型領域２
９を形成する。

次に図示せざるも絶縁層２８及び絶縁層３上に延長して
導電性を有する例えば多結晶シリコンでなる多結晶半導
体層を附し、次でその多結晶半導体層上に例えばフオト
エツチング法によつて例えばレジスト材によるマスタ層
を附し、次で多結晶半導体層に対するマスク層をマスク
とせるエツチング処理例えばプラズマエツチング処理を
なして第２図Ｇに示す如く絶縁層２８上に絶縁層３上迄
延長せる導電性を有する多結晶半導体層７を形成する。

次に第２図Ｈに示す如く多結晶半導体層７及び絶縁層３
をマスクとせるＮ型不純物イオンの打込処理、続く熱処
理によつて基板１の多結晶半導体層７及び絶縁層３下以
外の領域の上面側にＮ型領域４及び５を形成すると共に
多結晶半導体層７下の領域に於ける領域２９による領域
１４及び絶縁層２８下以外の領域Ｐ＋型領域２７による
Ｐ＋型領域１３を形成する。

次に第２図１に示す如く絶縁層２８に対する多結晶半導
体層７をマスクとせるエツチング処理により多結晶半導
体層７下の絶縁層２８による絶縁層６を形成する。

次に例えばＣＶＤ法によつて絶縁層３、多結晶半導体層
７、Ｎ型領域４及び５上に延長せる例えばＳｉＯ２でな
る絶縁層を形成し、次でその絶縁層に対するフオトエツ
チング処理をなして第２図Ｊに示す如くその絶縁層によ
る、そのＮ型領域４及び５に対応する位置に夫々窓８及
び９の穿設されてなる絶縁層１０を形成する。

次に絶縁層１０上及び窓８及び９内に延長せる導電性層
を形成し、次でその導電性層に対するフオトエツチング
処理をなして第１図に示す如く領域４及び５に窓８及び
９を夫々通じて連結せる電極１１及び１２を形成し、斯
くて第１図にて上述せる目的とせるトランジスタを得る
。

以上で第１図にて上述せるトランジスタの従来提案され
ている製法が明らかとなつたが、斯る製法による場合、
第２図Ｊに示す窓８及び９を有する絶縁層１０が絶縁層
に対するフオトエツチング処理により得られるものであ
るが、そのフオトエツチング処理はその前に形成されて
いた領域４，５の面積が小となればなる程大なる困難を
伴い、この為領域４及び５を大なる面積を以つて形成す
るを要し、依つて得られるトランジスタの基板１と領域
４及び５の夫々との間の接合容量が大なるものとして得
られるものである。

又多結晶半導体層７及び絶縁層３をマスクとせるイオン
打込処理、続く熱処理によつて、領域４及び５及びＰ＋
型領域１３が互に連接して形成され、この為得られるト
ランジスタの領域１３と領域４及び５の夫々との間の接
合容量が大なるものとして得られるものである。従つて
上述せる製法による場合得られるトランジスタが高周波
特性の十分満足し得るものとして得られない欠点を有す
るものである。依つて本発明は前述せる欠点のない新規
なトランジスタの製法を提供せんとするものである。先
づ第３図Ａ，Ｂ及びＣを伴なつて本発明によるトランジ
スタの製法の一例によつて得られるトランジスタの一例
を述べるに、例えばＰ型シリコンでなるＰ型半導体基板
３１の上面側に例えば長方形の窓３２を有するＳｉＯ２
でなる絶縁層３３が形成され、又絶縁層３３及び基板３
１上に上方よりみて窓３２を横切つて延長せる例えば長
方形の窓３４を有する絶縁層３５が形成されている。こ
の場合窓３４の内周面の上方よりみて窓３２の相対向す
る内面間に延長せる２つの部が第１及び第２の側面部３
４ａ及び３４ｂと称される。又絶縁層３５は絶縁層３３
よりこれと一体に基板３１上に延長せるＳｌＯ２でなる
絶縁層３７と、絶縁層３３及び３７上に延長せる例えば
Ａｌ２Ｏ３でなる絶縁層３８と、絶縁層３８上に延長せ
る例えばＳｌ３Ｎ４でなる絶縁層３９と、絶縁層３９上
に延長せる例えばＳｉＯ２でなる絶縁層４０とよりなる
。又絶縁層３３及び基板３１上に上方よりみて窓３２を
横切つて側面部３４ａ及び３４ｂと近接対向して延長せ
る細長い絶縁層４１ａ及び４１ｂが形成されている。こ
の場合絶縁層４１ａ及び４１ｂは夫々絶縁層３７，３８
及び３９と同じ材料でなる絶縁層４２，４３及び４４が
それ等の順を以つて積層されてなる構成を有する。更に
絶縁層３５上に側面部３４ａ及び３４ｂ上を夫々通つて
基板３１の上面に連結して延長せる、Ｎ型不純物を含む
例えば多結晶シリコンでなる多結晶半導体層５１及び５
２が形成されている。

この場合層５１；及び５２は夫々側面部３４ａ及び絶縁
層４１ａ間，及び側面部３４ｂ及び絶縁層４１ｂ間に延
長し、従つて基板３１に細長い長方形を以つて連接して
いるものである。又層５１及び５２の外表面上に例えば
多結晶シリコンでなる多結晶半導体層の酸化により形成
された絶縁層５３及び５４が形成されている。

一方基板３１内の、層５１及び５２がこの基板３１に連
接せる領域下に、層５１及び５２に含まれていたＮ型不
純物の導入により形成されたＮ型半導体領域６１及び６
２が形成されている。又基板３１の領域６１及び６２間
の領域の上面側に領域６１及び６２と連接してＰ＋型半
導体領域６３が形成され、更に基板３１の上面上の領域
６１及び６２間の領域上に例えばＳｉＯ２でなる絶縁層
６４が絶縁層４１ａ及び４１ｂの層４２と連接して形成
されている。更に基板３１内に絶縁層３３下に沿つてＰ
＋型半導体領域６５が形成されている。

又上述せる絶縁層５３及び５４に夫々窓６６及び６７が
穿設され、而して之等窓６６及び６７を通じて夫々絶縁
層４１ａ，５３，４１ｂ及び５４上に夫々延長せる電極
６８及び６９が夫々層５１及び５２に連結され、一方絶
縁層６４上に絶縁層５３及び５４上に延長せる電極７０
が附されている。以上が本発明によるトランジスタの製
法の一例により得られるトランジスタの一例構成である
が、斯る構成によれば、領域６１及び６２が夫々ソース
及びドレイン領域、基板３１の領域６１及び６２間就中
領域６３がチヤンネル領域、層５１及び５２が夫々ソー
ス及びドレイン引出し用電極、絶縁層６４がゲート絶縁
層、電極６８，６９及び７０が夫々ソーヌ、ドレイン及
びゲート電極として夫々機能し、又絶縁層３５が絶縁層
３３を含んでフイールド絶縁層として機能し、更に絶縁
層５３及び５４が電極６８，６９及び７０を互に電気的
に分離する絶縁層として機能し、依つてトランジスタと
しての機能が得られること明らかであるが、電極６８及
び６９が夫々直接領域６１及び６２に連結されて居らず
夫々層５１及び５２を介して連結され、一方層５１及び
５２の基板３１の上面上への連接面積はこれを十分小と
し得るので、領域６１及び６２の深さ及び面積を十分小
とし得、この為基板３１と領域６１及び６２の夫々との
間の接合容量が十分小なるものとして得られるものであ
る。

又領域６５は所謂チヤンネルカツト領域としての作用を
呈するものであるが、その僅かな領域のみが領域６１及
び６２に連接している丈けであるので、領域６５と領域
６１及び６２の夫々との間の接合容量は無視し得る如く
小である。従つて第３図にて上述せる本発明によるトラ
ンジスタの製法の一例によつて得られるトランジスタの
一例購成によれば良好な高周波特性を呈するものである
。又上述せる如く領域６１及び６２の面積を小とし得る
のでトランジスタ全体が占める面積を十分小なるものと
し得る等の大なる特徴を有するものである。次に第３図
にて上述せるトランジスタの一例を得る為の本発明によ
る製法の一例を以下述べよう。

第３図との対応部分には同一符号を附して説明するも、
予め得られた例えばＰ型シリコンでなるＰ型半導体基板
３１上に第４図Ａに示す如く例えばＳｉＯ２でなる絶縁
層８１及び例えばＳｉ３Ｎ４でなる絶縁層８２をそれ等
の順に附す。次に第４図Ｂ及びＢ″に示す如く、絶縁層
８２上に例えばフオトエツチング法によつて例えばレジ
スト材による例えば長方形のマスク層８３を附し、次で
このマスク層８３をマヌクとせる絶縁層８２に対するエ
ツチング処理例えばプラズマエツチング処理によつてマ
スク層８３下の絶縁層８２によるマスク層８４を形成し
、次でマスク層８３及び８４をマスクとせるＰ型不純物
イオンの打込処理をなして基板３１のマスク層８３及び
８４下以外の領域の上面側にイオン打込領域８５を形成
する。

次に第４図Ｃに示す如く、マスク層８３を例えばプラズ
マエツチング処理によりマスク層８４上より除去し、次
でマスク層８４をマスクとせる熱酸化処理をなして基板
３１のマスク層８４下以外の領域の上面側に基板３１の
材料の酸化されてなる絶縁層３３（この場合ＳｉＯ２で
なる）を形成する（この場合絶縁層８１のマスク層８４
下以外の領域は絶縁層３３に含まれたものとなり、絶縁
層８１のマスク層８４下の領域が長方形の絶縁層８６と
して残される）と共にこの絶縁層３３下に沿つてイオン
打込領域８５に含まれていたＰ型不純物イオンの活性化
によるＰ＋型領域６５を形成する。次に例えばエツチン
グ処理によりマスク層８４を除去し、次で第４図Ｄに示
す如く、絶縁層３３及び８６上に延長して例えばＡｌ２
Ｏ３でなる絶縁層８８、例えばＳｉ３Ｎ４でなる絶縁層
８９、例えばＳｉＯ２でなる絶縁層９０、Ｎ型不純物を
含む例えば多結晶シリコンでなる多結晶半導体層９１及
び例えばＳｉＯ２でなる絶縁層９２をそれ等の順にそれ
自体は公知の種々の方法で形成する。

次に絶縁層９２に対する例えばフオトエツチング処理を
なして、第４図Ｅ及びＥｌｌこ示す如く、上方よりみて
絶縁層８６の相対向する２辺を横切つて延長せる細長い
長方形の窓９３を穿設してなる絶縁層９２によるマスク
層９４を形成する。

次にマスク層９４をマスクとせる多結晶半導体層９１に
対するエツチング処理により、第４図Ｆに示す如くマス
ク層９４下以外の領域の除去されてなるマスク層９４の
窓９３下の位置に窓９３と略々同じ大きさの窓９５を有
する多結晶半導体層９１による多結晶半導体層９６を形
成し、次で々スク層９４を除去し、次で層９６をマスク
とせる絶縁層９０に対するエツチング処理により、層９
６の窓９５下の位置に窓９５より一周り大なる窓９７を
有する絶縁層９０による絶縁層４０を形成する。次に第
４図Ｇに示す如く、層９６及び絶縁層８９の窓９７内に
臨む領域上に延長せる例えばシリコンでなるマスク層９
９を例えば蒸着手段によつて形成し、次でマスク層９９
をマスクとせる絶縁層８９，８８及び８６に対するエツ
チング処理をなして窓９７内に臨んで上方よりみて窓９
７の内周面に沿つて延長せる環状の窓１００の穿設され
てなる絶縁層８６，８８及び８９による絶縁層１０１を
形成する。

尚この場合絶縁層１０１の窓１００にて隔てられた外側
の領域と絶縁層４０とによつて第３図にて上述せる絶縁
層３８，３９及び４０よりなる絶縁層３５が形成され、
又その絶縁層３５に相対向する側面部３４ａ及び３４ｂ
が形成されているものである。次に第４図Ｈに示す如く
マスク層９９上、窓９７及び１００内に延長せるＮ型不
純物を含む例えば多結晶シリコンでなる多結晶半導体層
１０３を形成する。

次に第４図１及び『に示す如く、層１０３及び９９に対
する例えばイオンミリング処理によつて層１０３の層９
９上の領域、及び層９９を除去し、而して層１０３の窓
１００内の領域とその上の領域とこれが連接せる層９６
とによる多結晶半導体層を形成し、次でその多結晶半導
体層に対する選択的エツチング処理によりその多結晶半
導体層による窓１００の相対向する部内に延長せる互に
分離された多結晶半導体層１０４及び１０５を形成する
。

次に絶縁層１０１をマスクとせる熱酸化処理をなして、
多結晶半導体層１０４及び１０５の外表面側を酸化し、
結局第４図Ｊに示す如く多結晶半導体層１０４及び１０
５の外表面側の領域の酸化による絶縁層５３及び５４と
外表面側以外の領域による多結晶半導体層５１及び５２
とを形成すると共に多結晶半導体層５１及び５２に含ま
れているＮ型不純物をそれ等層５１及び５２が接してい
る基板３１の表面側よりその基板３１内に導入してその
基板３１内にＮ型領域６１及び６２を形成する。

次に絶縁層５３及び５４をマスクとせる絶縁層１０１に
対する例えばエツチング処理により、絶縁層５３及び５
４下の領域の絶縁層１０１による絶縁層４１ａ及び４１
ｂを第４図Ｋに示す如く形成し、基板３１の上面の絶縁
層１０１の除去された領域を外部に露呈せしめ、次で例
えば熱酸化処理をなして第４図Ｋに示す如く基板３１の
上面の外部に露呈せる領域に薄いＳｉＯ２でなる絶縁層
６４を形成し、次でＰ型不純物イオンの打込処理をなし
て基板３１の絶縁層６４下の領域の上面側に領域６１及
び６２間に延長せるＰ＋型領域６３を形成する。

次に図示せざるもフオトエツチング処理をなして絶縁層
５３及び５４に夫々窓６６及び６７を穿設し、次で例え
ば蒸着により絶縁層５３，５４及び６４上、及び窓６６
及び６７内に延長せる導電性層を形成し、次でその導電
性層に対するフオトエツチング処理をなして第３図に示
す如く多結晶層５３及び５４に夫々連結せる電極６８及
び６９、及び絶縁層６４上に附された絶縁層４１ａ，５
３，４１ｂ及び５４上に延長せる電極７０を形成し、斯
くて第３図にて上述せる目的とせるトランジスタを得る
。以上が本発明の製法の一例であるが、斯る製法によれ
ば第３図にて上述せる優れたトランジスタが第２図にて
上述せる欠点を伴うことなしに容易に得られる等の大な
る特徴を有するものである。

尚上述に於ては本発明の一例を示したに留まり、例えば
上述せる本発明に於て「Ｐ型」及び「Ｎ型」を夫々「Ｎ
型」及び「Ｐ型」と読み替えたものとすることも出来、
又絶縁層３８を省略せるものとすることも出来る等、本
発明の精神を脱することなしに種々の変型変更をなし得
るであろう。

【図面の簡単な説明】

第１図は従来のトランジスタを示す路線的断面図、第２
図Ａ−Ｊは第１図に示すトランジスタの製法を示す順次
の工程に於ける路線的断面図、第３図Ａ，Ｂ及びＣは夫
々本発明によるトランジスタの製法によつて得られるト
ランジスタの一例を示す路線的平面図、その横断面図及
び縦断面図、第４図Ａ−Ｋは第３図Ａ−Ｃに示すトラン
ジスタの一例を得る為の本発明によるトランジヌタの製
法の一例を示す順次の工程に於ける路線的断面図、第４
図Ｂ′，Ｅ汲び１１は夫々第４図Ｂ，Ｅ及びＩに示す路
線的断面図が得られる工程での路線的平面図である。 図中３１は半導体基板、３２は窓、３３，３５，３７〜
４０，４１ａ，４１ｂ，４２〜４４は絶縁層、３４ａ及
び３４ｂは側面部、５１及び５２は多結晶半導体層、５
３及び５４は絶縁層、６１，６３及び６５は半導体領域
、６６及び６７は窓、６８〜７０は電極を夫々示す。

Claims (1)

【特許請求の範囲】
1. １ 第１の導電型を有する半導体基板の上面上に第１の
   マスク層を形成する工程と、上記半導体基板に対する上
   記第１のマスク層をマスクとせる酸化処理により上記半
   導体基板の上面上の上記第１のマスク層下の第１の領域
   以外の領域上に第１の絶縁層を形成する工程と、上記第
   １のマスク層を除去して后上記第１の絶縁層及び上記第
   １の領域上に延長せる第２の絶縁層、第３の絶縁層、及
   び第２の導電型を与える不純物を含む第１の多結晶半導
   体層をそれ等の順に形成する工程と、上記第１の多結晶
   半導体層に対する選択的エッチング処理により上方より
   みて上記第１の領域を横切つて延長せる第１の窓を穿設
   せる上記第１の多結晶半導体層による第２の多結晶半導
   体層を形成する工程と、上記第３の絶縁層に対する上記
   第２の多結晶半導体層をマスクとせるエッチング処理に
   より上記第１の窓下の位置に当該第１の窓に比し一周り
   大なる第２の窓を穿設せる上記第３の絶縁層による第４
   の絶縁層を形成する工程と、上記第２の多結晶半導体層
   の外表面上及び上記第２の絶縁層の上面上の上記第２の
   窓に臨む領域上に延長せる第２のマスク層を形成する工
   程と、上記第２の絶縁層に対する上記第２のマスク層を
   マスクとせるエッチング処理により上記第２の窓内に臨
   んで上方よりみて上記第２の窓の内周面に沿つて延長せ
   る環状の第３の窓の穿設されてなる上記第２の絶縁層に
   よる第５の絶縁層を形成することを含んで上記第１の領
   域の上方よりみて上記第３の窓下の領域内の局部的な第
   ２及び第３の領域を露呈せしめる工程と、上記第２の多
   結晶半導体層の外表面上及び上記第２及び第３の窓内に
   延長し、且上記第２及び第３の領域に連接せる第２の導
   電型を与える不純物を含む第３の多結晶半導体層を形成
   する工程と、上記第３の多結晶半導体層に対するその上
   方よりの除去処理を含んで上記第４の絶縁層上、上記第
   ２の窓の内周面上及び第３の窓内に延長し、且上記第２
   及び第３の領域に連接する上記第２の多結晶半導体層の
   少くとも上記第４の絶縁層側の部及び上記第３の多結晶
   半導体層の一部による第４の多結晶半導体層を形成する
   工程と、上記第４の多結晶半導体層に対するエッチング
   処理により上記第２及び第３の領域に夫々連接して延長
   せる上記第４の多結晶半導体層による第５及び第６の多
   結晶半導体層を形成する工程と、上記第５及び第６の多
   結晶半導体層に対する酸化処理により上記第５及び第６
   の多結晶半導体層の外表面側の領域の酸化による第７及
   び第８の絶縁層及び外表面側以外の領域による第７及び
   第８の多結晶半導体層を夫々形成すると共に上記第７及
   び第８の多結晶半導体層に含まれている第２の導電型を
   与える不純物の導入による第１及び第２の半導体領域を
   上記半導体基板内の上記第２及び第３の領域の位置に夫
   々ソース領域及びドレイン領域として形成する工程と、
   上記第６及び第７の絶縁層をマスクとせる上記第５の絶
   縁層に対するエッチング処理により、上記第６及び第７
   の絶縁層下の上記第５の絶縁層による第８及び第９の絶
   縁層を形成すると共に上記半導体基板の上面の上記第５
   の絶縁層の除去された領域を外部に露呈せしめる工程と
   、上記半導体基板の上面の上記外部に露呈せしめられた
   領域上に第１０の絶縁層をゲート絶縁層として形成する
   工程と、上記第１０の絶縁層上に導電性層をゲート電極
   として上記第８、第９、第６及び第７の絶縁層上に延長
   して形成する工程とを含むことを特徴とするＭＩＳ電界
   効果型トランジスタの製法。