JPS59125662A - Mos型半導体装置のゲ−ト絶縁膜形成方法 - Google Patents

Mos型半導体装置のゲ−ト絶縁膜形成方法

Info

Publication number
JPS59125662A
JPS59125662A JP23183A JP23183A JPS59125662A JP S59125662 A JPS59125662 A JP S59125662A JP 23183 A JP23183 A JP 23183A JP 23183 A JP23183 A JP 23183A JP S59125662 A JPS59125662 A JP S59125662A
Authority
JP
Japan
Prior art keywords
mos type
gate insulating
insulating film
oxidation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23183A
Other languages
English (en)
Other versions
JPH05869B2 (ja
Inventor
Masayuki Yoshida
正之 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP23183A priority Critical patent/JPS59125662A/ja
Publication of JPS59125662A publication Critical patent/JPS59125662A/ja
Publication of JPH05869B2 publication Critical patent/JPH05869B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はMOS型半導体装置のゲート酸化膜形成方法に
関するもので、特に耐放射娘MOS型半導体装置のゲー
ト酸化膜形成方法に使用されるものである。
〔発明の技術的背景とその間照点〕
従来MOS型半導体装置のゲート酸化膜を形成する場合
、所望する膜厚になるようにシリコン酸化して得ていた
。又、ゲート酸化膜形成後ゲート電極形成までに通常の
薬品処世でエツチングきれる膜厚は、その目的がナチュ
ラルオキサイドをさることであるためせいぜい10〜2
0Aであった。
一方物質にγ〜などの放射線を照射すると、その物情を
昨離させ、正電荷と電子を生じる。物質がゲート酸化膜
などの絶縁物であると、−子は移動度が大きいため、す
みやかに外部に流出するが、正電荷の一部は、絶縁物内
に半永久的に捕獲される。その捕獲に関しては絶縁物の
微視的横竹が問題となり、構造の乱れている所が正電荷
捕獲甲心となる。
放射線照射lこよる、ゲート酸化膜中の正市荷抽獲によ
ってMUS型半層体装置のゲートしきい値市圧、VTは
負の方向にシフトする。ゲート酸化膜厚が小さい方がシ
フトは小さいので耐放射線デバイスとして有利であるが
、その膜厚が300Å以下になると構造の乱れによって
Si−SiO2界面付近に捕獲中心がより多く存在する
。したがって予想されるしきい値宵圧VTシフトよりも
大きなしきい直電圧VTシフトとなり、MOSデバイス
のVTマージンを犬きくとらなければならないという欠
点を有する。
[発明の目的〕 本発明は上記点に艶みなされたものでMOS型手導体装
置の放射線装置によるしきい値電圧VTの変動を小さく
おさえることのできるMOS型半動体装置のゲート絶縁
膜形成方法を提供することを目的とするものである。
〔発明の碩安〕
本発明の概要は300X以下のゲート酸化服の形成にお
いて、Si−SiO2界面付近の市電荷捕獲中心を減ら
し、かつ、その中心をSiから遠ざけるため、まず、4
00A以上のンリコン酸化膜を形成し、その後エツチン
グすることにより、この酸化膜厚を300A以下にする
ことである。
〔発明の実施例〕
以下、本発明を実施例に従い詳細に説明する。
第1図は耐放射線素子として有望なSOS(Silic
on on Sapphire)を示す。工程断面概略
図である。第1図(a)に示すようにサファイア(10
)上に素子領域(11)形成後第1図(b)に示すよう
に850℃で27分の水素形成後第1図(bl K示す
ように850℃で27分の水素燃焼酸化を行なうと40
0λの8+ 02・+2)が成長する。
次に第1図(c)に示すようにこれ全1チHF 7に溶
落で3分エツチングすると約12〇八エツチングされ2
8nXのシリコン酸化)piT (1:やがえられる。
さI”+ (lC(’i、: 11ソ!(d)に示すよ
うに不純4ηl十人によりV Tibl ]1lIlを
イ〒なっだ後グー1゛市極([4を形成すると)ii7
射御(/(・;・f)い1\108型デバイスができる
本実施例でl、1sO8k造(′こついて14々べだも
のであるが、シリコンウェハーについても適用でへる。
又、水夫燃・焼成化の仏わりにウェット1佼化、父V士
1000″C程度のドライr1々化でもよい。IIE水
溶714の濃1隻は何チでもよい、父、フッ化アンモニ
ウム水溶敢トランジスタ(7) L @ イ(IFI(
;IJ” VTidPへIOS NMO8共に仙佃にソ
フトする。トランジスタ!1、Y性のシフトの43’j
lを第2図にボす。シフトか太きいと、LSI設計時の
vTママ−ンを越えて回路が’Ij+1作しなくなる。
ゲート酸化j1り中の正iff夕f術ij3うd、ソ<
1ビ、′には、ある分布fCイ)っているが、IEI号
E ’I’ransact 1onson  Nucl
ear  5cience、vol、N5−25.N(
J6゜1)ecember  1978.A  SIM
])LE  んl0DEL  FOH。
ptu:orc’r+No  IもAI)IATIIJ
N  IFI4”J号CTS  IN  λ□Ios1
)f>VJCJ号Sゝゝ記・銭のモデルによるとa(r
 3図に示すよううに分イ[IのiI口0の位箔゛に、
すべての1)j荷がイ(:在するものとする。ここでQ
s、 Q、mldそれぞれ放射線照射によって誘起され
た捕獲正電荷Q「)x葡おき゛なうfr、ぬに8QIt
!11とグー) (11i1に誘起された電ゲ「である
このモデルVCシたがうと、放射+¥j〈照QTによる
しきい1直′山、)丘シフトΔv’rけ次式で7汝きオ
しろ。
qNox−x2 ΔVi’= − εOX ε0 ここでεOY・εo、(d 、 S + 02の籾電帛
qは電荷素置、NOxは、放射線照射によって4’+j
f穫された正′ボ荷数、X11ま5i−8i02界面か
ら捕獲中心吐での相離、 X2はし、比例定数をCとす
るとNox二Cx22となり、△V Tは1、Q、VT
: −−’−”−x’l = −” ’  (’l’o
x−xlf’、εOX・ε02   εox’εO (’J’ o xはゲート【!化瞭厚)となる。’I’
oxが十分大きいと、ズ1は一定(我々の実験では〜J
30人)となり、ΔVTはToxの2乗の関数となる。
、「η4図に1゛OXと△VTの関係をlog−1ng
でとった図を示4゛。
第4図において左がN−ch、右が1’−cll、o印
は、as  grown OものでX +:l: B8
.600A形成してη1ら、zooXおよび30’Q&
にエツチングしたものである。
Toxが400λ以上では、iV Tは’ll”oxの
2k(の関数になく、正電荷捕獲中心が、よりSI界而
面ぐにイr在することが予想される。そこでt、!初6
00穴の一*’m’)化膜全形成し、それをエツチング
して3ooXvcシた場合の△VT(XF4])を同図
に示す。N−cbでは△VTが1.4 Vから0.7 
’V K減少し、P−c h テjd 1.8 V カ
’) 1.OVf/CJ14’させることができる。
〔発明の効果〕
以上、説明したように本弁明によれば、P〜40S刈り
半導体装置のゲート酸化8φ形成において、さす400
人」ソ[−のシリコン酸イいqを形形成し、そのイ々除
去し、  300Alソ、下にすることによって、しき
い値電圧7E:ar+3の少ない、へ40S型半よ・、
体装置のゲート絶縁膜形成方法を提供することができる
【図面の簡単な説明】
第1図は本発明の一実施例を示す工程断面Iン1、第2
図はガンマ報照射によるトランジスタ特性の変化を示す
図、第3図はS+ 02中の正電荷捕獲を17+3略化
した図。第4図はゲート酸化ll!即、’、r’oxに
対するしきい11貞7フト△VTi対数一対7?・シダ
ラフによって示した図である。図において、 10・・・ザファイア基枡、11−シリコン素子領域、
12・酸化直接の1すいゲート酸化膜、1;3・エツチ
ングした後の薄い酸化膜、14・・ゲート電極。 ホ妓人  工業技術院良  2 坂 課 −龜 ず 1 図 ’f 2 図 1%[V) 軍 3 口 ′脣f4 図

Claims (1)

    【特許請求の範囲】
  1. MOS型半導体のゲート酸化膜形成工程において、30
    0Å以下のシリコン酸化膜を形成する場合、400Å以
    上のシリコン酸化膜を形成し、その後除去することによ
    り、この酸化膜厚を300A以下にすることを特徴とす
    るMOS型半導体装置のゲート絶緑模形成方法。
JP23183A 1983-01-06 1983-01-06 Mos型半導体装置のゲ−ト絶縁膜形成方法 Granted JPS59125662A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23183A JPS59125662A (ja) 1983-01-06 1983-01-06 Mos型半導体装置のゲ−ト絶縁膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23183A JPS59125662A (ja) 1983-01-06 1983-01-06 Mos型半導体装置のゲ−ト絶縁膜形成方法

Publications (2)

Publication Number Publication Date
JPS59125662A true JPS59125662A (ja) 1984-07-20
JPH05869B2 JPH05869B2 (ja) 1993-01-06

Family

ID=11468189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23183A Granted JPS59125662A (ja) 1983-01-06 1983-01-06 Mos型半導体装置のゲ−ト絶縁膜形成方法

Country Status (1)

Country Link
JP (1) JPS59125662A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196129A (ja) * 1988-02-01 1989-08-07 Toshiba Ceramics Co Ltd 半導体ウェーハに対する熱酸化膜の形成方法
US4950618A (en) * 1989-04-14 1990-08-21 Texas Instruments, Incorporated Masking scheme for silicon dioxide mesa formation
JP2001033644A (ja) * 1999-07-19 2001-02-09 Shin Etsu Chem Co Ltd 光導波路膜の製造方法
JP2009212366A (ja) * 2008-03-05 2009-09-17 Oki Semiconductor Co Ltd 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196129A (ja) * 1988-02-01 1989-08-07 Toshiba Ceramics Co Ltd 半導体ウェーハに対する熱酸化膜の形成方法
US4950618A (en) * 1989-04-14 1990-08-21 Texas Instruments, Incorporated Masking scheme for silicon dioxide mesa formation
JP2001033644A (ja) * 1999-07-19 2001-02-09 Shin Etsu Chem Co Ltd 光導波路膜の製造方法
JP2009212366A (ja) * 2008-03-05 2009-09-17 Oki Semiconductor Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JPH05869B2 (ja) 1993-01-06

Similar Documents

Publication Publication Date Title
JPH01274475A (ja) 半導体装置の製造方法
JP3122403B2 (ja) 半導体素子及びその製造方法
JPS59125662A (ja) Mos型半導体装置のゲ−ト絶縁膜形成方法
JPS5893279A (ja) 半導体装置の製造方法
JP2626910B2 (ja) 半導体装置の製造方法
JPS5890778A (ja) 半導体装置
US6225178B1 (en) Radiation hardened field oxide for VLSI sub-micron MOS device
JPS62122170A (ja) Misトランジスタ及びその製造方法
JPH0637106A (ja) 半導体製造装置の製造方法
JPS6097673A (ja) 半導体装置の製造方法
JP2706441B2 (ja) 相補型mis集積回路の製造方法
JPS61256670A (ja) 絶縁ゲ−ト型電界効果トランジスタ
JPS6193641A (ja) 半導体装置
JPH0437168A (ja) 半導体装置及びその製造方法
JPS52146568A (en) Production of silicon gate mos type semiconductor integrated circuit device
JPS6210033B2 (ja)
JPH0661252A (ja) 半導体装置およびその製造方法
JPS60154569A (ja) Mis型電界効果トランジスタ
JPH03154378A (ja) 耐放射線半導体装置の製造方法
JPS62221157A (ja) 耐放射線半導体装置
JPH05243268A (ja) Mosトランジスタ
JPS6158270A (ja) 半導体装置及びその製造方法
JPS61107739A (ja) 耐放射線性が強化された半導体装置
JPS58122772A (ja) 半導体装置の製造方法
JPS63226056A (ja) 半導体装置の製造方法