JPH05243268A - Mosトランジスタ - Google Patents

Mosトランジスタ

Info

Publication number
JPH05243268A
JPH05243268A JP4078211A JP7821192A JPH05243268A JP H05243268 A JPH05243268 A JP H05243268A JP 4078211 A JP4078211 A JP 4078211A JP 7821192 A JP7821192 A JP 7821192A JP H05243268 A JPH05243268 A JP H05243268A
Authority
JP
Japan
Prior art keywords
substrate surface
vector
mos transistor
normal vector
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4078211A
Other languages
English (en)
Inventor
Fujio Asakura
藤雄 朝倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4078211A priority Critical patent/JPH05243268A/ja
Publication of JPH05243268A publication Critical patent/JPH05243268A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 ゲート酸化膜の帯電に起因するデバイス特性
劣化を抑制する。 【構成】 チャネル領域半導体基板表面と平行で、且
つ、チャネル電流方向ベクトルと垂直であり、且つ、基
板表面に対する法線ベクトルと垂直で、チャネル電流方
向ベクトル・基板表面に対する法線ベクトルの順で左ネ
ジが進行する向きを有する磁界6を印加する。 【効果】 ドレイン4の近傍の高電界に加速されたホッ
トキャリアは、走行方向と垂直な磁界によって曲げら
れ、それと同時に、電流パス自身が基板表面のゲート酸
化膜9から遠ざかり、ホットキャリアの発生領域そのも
のがゲート酸化膜9から離れ、ゲート酸化膜9に捕獲さ
れるキャリアは減少する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、MOSトランジスタに
関するものである。
【0002】
【従来の技術】CMOSデバイスにおいては、その高速
化・高集積化に伴って、様々の問題点が現われてきてい
る。なかでも、近年、ドレイン近傍の高電界に由来する
アバランシェホットエレクトロンの発生に起因するデバ
イス特性劣化の抑制が解決すべき重要な課題として指摘
されている。
【0003】このような要請を満たすためのひとつの有
力な方法は、図4に示すようにチャネル領域のドレイン
4にドレインと同じ型の低濃度不純物領域(LDD領
域)16を形成する所謂LDD構造にすることである。
なお、図4中、本発明と同一構成部分には同一の符号を
付して説明を省略する。
【0004】
【発明が解決しようとする課題】上記のような構造を使
用することでドレイン近傍の高電界に由来するアバラン
シェホットエレクトロンの発生に起因するデバイス特性
劣化の抑制という課題は改善されるが、それに代って、
ドレインON電流の減少による駆動能力の低下という問
題が新たに生じる。その原因は、LDD領域6の不純物
濃度が低いため、これが高い直列電気抵抗となるためで
ある。
【0005】本発明の目的は、半導体装置のかかる欠点
を克服し、高い動作特性、及び、ホットキャリア劣化耐
性を有するデバイスを実現する構造を提供することにあ
る。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明によるMOSトランジスタにおいては、磁力
発生源を有し、半導体基板表面にソース・ドレイン領
域,ゲート薄膜絶縁膜、及び、ゲート絶縁膜上にゲート
電極を有するMOSトランジスタであって、磁力発生源
は、チャネル領域半導体基板表面と平行で、且つ、チャ
ネル電流方向ベクトルと垂直であり、且つ、基板表面に
対する法線ベクトルと垂直で、チャネル電流方向ベトク
ル・基板表面に対する法線ベクトルの順で右ネジが進行
する向きを有するものである。
【0007】また、素子領域の上下を高温超電導物質の
配線により閉回路を形成したものである。
【0008】
【作用】本発明のMOSトランジスタの従来と異なる点
は、チャネル電流方向ベクトルと垂直で、且つ、基板表
面に対する法線ベクトルと垂直で、チャネル電流方向ベ
クトル・基板表面に対する法線ベクトルの順で右ネジが
進行する向きを有する磁界を印加しているという点であ
る。
【0009】そうすると、チャネル表面を領域をソース
からドレインの方向に進行する小数キャリアである電子
は、ドレイン近傍の高電界によって加速され、ローレン
ツの法則によって透磁率・素電荷・電子の速度・磁界の
積の大きさで基板に対して下向きに力を受ける。
【0010】その結果、電子は、ドレイン近傍で基板の
下部を流れることになり、たとえホットキャリアが発生
したとしてもゲート絶縁膜までの距離が大きくなり、ゲ
ート絶縁膜に帯電する電荷は減少する。また、ホットキ
ャリア自身も大きな速度を有しているため、磁界によっ
て曲げられ、ゲート酸化膜に捕獲され難くなる。
【0011】したがって、ゲート酸化膜による電荷の捕
獲に起因するしきい値電圧の変動,ドレイン電流の減少
等のデバイスの劣化は抑制され、デバイスの信頼性は、
向上することになる。
【0012】また、磁界発生源として素子領域の上下を
高温超電導物質の配線により閉回路を形成することによ
って高温超電導配線には無制限に電流を流すことができ
るため、エネルギーの損失無しでアンペールの法則にし
たがって大きな磁界を得ることが可能となる。
【0013】
【実施例】以下、図1,図2の一連の工程図を用いて、
本発明のソース近傍定不純物濃度領域を有するnチャネ
ルMOSトランジスタの典型的な一実施例について説明
する。
【0014】図1(a)は、真性のシリコン基板5を用
い、LOCOS選択酸化法によって素子分離領域(LO
COS)3を形成したのち、シリコン基板5の表面に熱
酸化法によって膜厚10nmのゲート絶縁膜9を形成す
る。
【0015】次に、しきい値電圧を抑制するため、注入
エネルギー30keV,ドーズ4×1012cm-2の条件
で浅いボロンのイオン注入を行う。続いてパンチスルー
並びに短チャネル効果を抑制するため、注入エネルギー
70keV,ドーズ2×1012cm-2の条件で深いボロ
ンのイオン注入を行う。
【0016】続いて、CVD法によって、膜厚500n
mのポリシリコンのゲート電極膜7を形成し、引き続い
て、膜厚1μmのフォトレジストを塗布したのち露光を
行い、続いてフォトレジストに対する選択エッチングの
条件でゲート長0.4μmのゲート電極膜7の形成を行
う(図1(b))。
【0017】続いて、ソース・ドレイン領域の形成、及
び、ゲート電極ポリシリコンのドナー形成のため、注入
エネルギー70keV,ドーズ5.0×1015cm-2
条件でヒ素のイオン注入を行い、フォトレジストを除去
した後、窒素雰囲気中900℃,20分のアニールによ
って、不純物を活性化し、ソース8,ドレイン4の形成
を行う(図2(c))。
【0018】以下は通常のポリシリコンゲートMOSト
ランジスタのプロセスと同様にコンタクトホールを形成
し、CVD二酸化シリコン膜2で隔離してソース・ドレ
イン9,10及び、ゲート部に電極配線1を施す(図2
(d))。次にチャネル領域半導体基板表面と平行で、
且つ、チャネル電流方向ベクトルと垂直であり、且つ、
基板表面に対する法線ベクトルと垂直で、チャネル電流
方向ベクトル・基板表面に対する法線ベクトルの順で右
ネジが進行する向きを有する磁界6を印加するため、磁
力発生源として例えば素子領域の上下を高温超電導配線
12で閉回路を形成し、デバイスの最終構造を得る(図
3)。
【0019】最後に、超電導配線12に流した電流値
と、それによる曲げられる標準的なホットキャリアの曲
率半径を見積ってみることにする。デバイスの最終構造
(図3)において、超電導配線12は、デバイスの奥行
きの方向に無限の厚さがあるとし、単位幅1メートル当
り107Aの電流を図上で時計回りの方向に流したとす
ると、アンペールの定理に従って107A/mの大きさ
の一様な磁界6が図を表から裏に垂直に貫く方向に発生
する。キャリアがドレイン近傍で1eVのエネルギーま
で加速されたとすると、そのときの電子速度はv=√
(2E/me)で計算され、5.9×105m/secと
なる。
【0020】磁界に対して垂直に進入した電子には、L
orentz力がF=μ0evHの大きさで電子の進行
方向と垂直な方向に働き、この力が曲率半径rで近似的
に円運動する電子の遠心力とつり合うとするとmv2
r=F=μ0evHとなり曲率半径rは、mev/eμ0
Hで表され、2.8×10-7m=0.28μmとなり、
ほぼディープサブミクロンレベルのMOSトランジスタ
のスケールとなる。
【0021】本発明のMOSトランジスタの特徴は、チ
ャネル領域半導体基板表面と平行で、且つ、チャネル電
流方向ベクトルと垂直であり、且つ、基板表面に対する
法線ベクトルと垂直で、チャネル電流方向ベクトル・基
板表面に対する法線ベクトルの順で右ネジが進行する向
きを有する磁界をチャネル領域に印加することである。
【0022】そうすることで、ドレイン近傍の高電界に
加速されたホットキャリアは、走行方向と垂直な磁界に
よって曲げられると同時に、電流パス自身が基板表面の
ゲート酸化膜から遠ざかり、ホットキャリアの発生領域
そのものがゲート酸化膜から離れ、ゲート酸化膜に捕獲
されるキャリアは減少する。したがってゲート酸化膜の
帯電に起因するデバイスの劣化は著しく軽減することに
なる。
【0023】なお、本実施例では、nチャネルMOSト
ランジスタを示したが、本発明は明らかにnチャネルM
OSトランジスタ特有のものではなく、一般のMOSト
ランジスタに応用でき、従って、本発明の原理を用いた
これら一般のMOSトランジスタの構造は当然すべて本
発明に含まれる。
【0024】
【発明の効果】本発明のMOSトランジスタの特徴は、
チャネル領域半導体基板表面と平行で、且つ、チャネル
電流方向ベクトルと垂直であり、且つ、基板表面に対す
る法線ベクトルと垂直で、チャネル電流方向ベクトル・
基板表面に対する法線ベクトルの順で右ネジが進行する
向きを有する磁界を印加することである。
【0025】この構造は、従来のD2MOSトランジス
タと比較して、ドレイン近傍の高電界に加速されたホッ
トキャリアは、走行方向と垂直な磁界によって曲げられ
ると同時に、電流パス自身が基板表面のゲート酸化膜か
ら遠ざかり、ホットキャリアの発生領域そのものがゲー
ト酸化膜から離れ、ゲート酸化膜に捕獲されるキャリア
は減少する。したがってゲート酸化膜の帯電に起因する
デバイスの劣化は軽減し、デバイスの特性を向上させる
ことが可能となるという点で著しく有効である。
【図面の簡単な説明】
【図1】本発明の製造法の前段の工程を示す図である。
【図2】本発明の製造法の後段の工程を示す図である。
【図3】本発明のMOSトランジスタの構造を示す図で
ある。
【図4】従来のMOSトランジスタの概略図である。
【符号の説明】
1 電極配線膜 2 CVD二酸化シリコン膜 3 素子分離領域 4 ドレイン 5 シリコン基板 6 磁界 7 ゲート電極膜 8 ソース 9 ゲート絶縁膜 10 ソース端逆DSA領域 11 フォトレジスト 12 超電導配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 磁力発生源を有し、半導体基板表面にソ
    ース・ドレイン領域,ゲート薄膜絶縁膜、及び、ゲート
    絶縁膜上にゲート電極を有するMOSトランジスタであ
    って、 磁力発生源は、チャネル領域半導体基板表面と平行で、
    且つ、チャネル電流方向ベクトルと垂直であり、且つ、
    基板表面に対する法線ベクトルと垂直で、チャネル電流
    方向ベトクル・基板表面に対する法線ベクトルの順で右
    ネジが進行する向きを有する磁界を印加するものである
    ことを特徴とするMOSトランジスタ。
  2. 【請求項2】 素子領域の上下を高温超電導物質の配線
    により閉回路を形成したものであることを特徴とする請
    求項1に記載のMOSトランジスタ。
JP4078211A 1992-02-28 1992-02-28 Mosトランジスタ Pending JPH05243268A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4078211A JPH05243268A (ja) 1992-02-28 1992-02-28 Mosトランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4078211A JPH05243268A (ja) 1992-02-28 1992-02-28 Mosトランジスタ

Publications (1)

Publication Number Publication Date
JPH05243268A true JPH05243268A (ja) 1993-09-21

Family

ID=13655717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4078211A Pending JPH05243268A (ja) 1992-02-28 1992-02-28 Mosトランジスタ

Country Status (1)

Country Link
JP (1) JPH05243268A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077675A (ja) * 2011-09-30 2013-04-25 Toyota Motor Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013077675A (ja) * 2011-09-30 2013-04-25 Toyota Motor Corp 半導体装置

Similar Documents

Publication Publication Date Title
Rimini Ion implantation: basics to device fabrication
US4925807A (en) Method of manufacturing a semiconductor device
US4342149A (en) Method of making very short channel length MNOS and MOS devices by double implantation of one conductivity type subsequent to other type implantation
US5031008A (en) MOSFET transistor
JPH04188633A (ja) 半導体装置およびその製造方法
US5698883A (en) MOS field effect transistor and method for manufacturing the same
JPH05190847A (ja) Mos型半導体装置
US6451676B2 (en) Method for setting the threshold voltage of a MOS transistor
JPH05102179A (ja) 半導体装置及びその製造方法
JPH0738447B2 (ja) Mos型半導体装置
JPH05243268A (ja) Mosトランジスタ
JP3221901B2 (ja) 半導体装置
JPH0571190B2 (ja)
JP3205985B2 (ja) 拡散層の形成方法
JPH04212467A (ja) 半導体装置およびその製造方法
JPS63168050A (ja) 半導体装置
JPH04346272A (ja) 半導体装置及びその製造方法
JPH06268057A (ja) 半導体装置の製造方法
JPH0552069B2 (ja)
JP2591518B2 (ja) 半導体装置
JPH0652738B2 (ja) 絶縁ゲ−ト型電界効果トランジスタ
JP2776891B2 (ja) 半導体集積回路装置
JPS62245671A (ja) 半導体集積回路装置の製造方法
JPH0437168A (ja) 半導体装置及びその製造方法
JPS623591B2 (ja)