JPS59124746A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59124746A
JPS59124746A JP57233827A JP23382782A JPS59124746A JP S59124746 A JPS59124746 A JP S59124746A JP 57233827 A JP57233827 A JP 57233827A JP 23382782 A JP23382782 A JP 23382782A JP S59124746 A JPS59124746 A JP S59124746A
Authority
JP
Japan
Prior art keywords
section
distributed constant
semiconductor
dielectric film
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57233827A
Other languages
English (en)
Other versions
JP2520584B2 (ja
Inventor
Yutaka Hirano
裕 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57233827A priority Critical patent/JP2520584B2/ja
Publication of JPS59124746A publication Critical patent/JPS59124746A/ja
Application granted granted Critical
Publication of JP2520584B2 publication Critical patent/JP2520584B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32153—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/32175—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/32188—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、マイクロ波帯など高い周波数帯で使用するの
に好適な半導体装置に関する。
従来技術と問題点 従来、前記種類の半導体装置として第１図及び第２図に
見られるものが知られている。
第１図は前記半導体装置の要部斜面図、第２図は要部切
断側面図をそれぞれ示している。
各図に於いて、１は半導体チップ、２は接地基台、３及
び４は例えばアルミナ（Ａ／ｚｏ３）か（１） らなる絶縁物基板、５及び６はマイクロ・ストリップ線
路、７はボンディング・ワイヤ、Ｓはソース、Ｄはドレ
イン、Ｇはゲートをそれぞれ示している。
この従来例では、外部入出力回路がマイクロ・ストリッ
プ線路５及び６になっていて、例えば記号Ａで指示した
部分は分布定数回路になっているが、半導体チップ１と
マイクロ・ストリップ線路５及び６との接続はボンディ
ング・ワイヤ７を介して行なっているから、この部分で
はインピーダンス整合の面で不連続になっている。
また、半導体チップ１の内部に於ける記号Ｂで指示しで
ある部分近傍では電磁波の状態がどうなっているか解析
することは甚だ困難であるが、かなり築中定数的な構成
になっているので、少なくとも、マイクロ・ストリップ
線Ｉｉ！８５及び６上のように電磁波を安定にさせる作
用はしていないと考えられる。
前記したような理由から、この従来の半導体装置では、
電磁波の輻射ｉｎ、正帰還や負帰還に依る（２） 不安定動作、発振、利得低下等が発生し易い欠点があっ
た。
発明の目的 本発明は、半導体チップ及びその近傍から電磁波が輻射
されるのを防止し、前記の如き半導体装置の不安定動作
、発振、利得低下等の欠点を解消しようとするものであ
る。
発明の構成 本発明は、半導体チップ上に於ける例えばゲート電極引
き出し部分である入力端子を誘電体膜を介して接地部分
と対向させて分布定数回路となし、且つ、例えばドレイ
ン電極引き出し部分である出力端子を誘電体膜を介して
接地部分と対向させて分布定数回路としである。
発明の実施例 第３図、第４図、第５図は本発明一実施例の要部平面図
、要部切断側面図、要部切断拡大側面図である。
各図に於いて、１１はＧａＡｓ半導体部分１１Ｓ及び金
属部分１１Ｍとからなる基板、１２はメ（３） す状活性領域、１３はソース電極及びその引き出し部分
、１４はドレイン電極及びその引き出し部分、１５は二
酸化シリコン或いはポリイミド等の誘電体膜、１６はゲ
ート電極及びその引き出し部分をそれぞれ示している。
尚、金属部分１１Ｍは具体的には、第５図から明らかな
ように、金・ゲルマニウム／ニッケル／金（Ａｕ−Ｇｅ
／Ｎｉ／Ａｕ）からなる層１１１Ｉｌａ及び金（Ａｕ）
がラナル層１１ｍｂとで構成されている。
本実施例に於いては、ドレイン電極の引き出し部分１４
は誘電体膜の一種である半導体部分ＩＩＳとその下面の
金属部分（図示せず）とで分布定数回路を構成するよう
に、また、ゲート電極の引き出し部分１６は誘電体膜１
５とその下面のソース電極及びその引き出し部分Ｉ３或
いは金属部分１１Ｍとで分布定数回路を構成するように
設計されているものである。尚、基板１１としては、全
てをＧ　ａ　Ａ　ｓ半導体で形成し、該基板１１にバイ
ア（ｖｉａ）　　・ホールを形成し、そのバイア・ホー
ルに埋め込んだ金属で接地部分となるソース電（４） 極の引き出し部分と基板１１の下面の金属部分とを結合
するようにしても良い。
次に、第６図乃至第８図を参照しつつ、金属部分１１Ｍ
を形成する場合について説明する。
第６図は半導体チップとバイア・ホールとの位置関係を
明らかにする為のウェハの要部平面図である。
図に於いて、Ｗはウェハ、Ｃｐは半導体チップ、ＶＨは
ウェハＷの裏面から形成されたバイア・ホール、ＤＬは
チップ分割ラインをそれぞれ示している。
図示されたウェハＷは、バイア・ホールｖＨが形成され
、そのバイア・ホールＶＨを埋め、且つ、ウェハＷの裏
面にも延在する金属部分１１Ｍが形成されてから、ダイ
シング・ソーに依り複数の半導体チップＣｐとして分離
されるものである。
第７図及び第８図は工程要所に於けるウェハの要部切断
側面図であり、第３図乃至第６図に関して説明した部分
と同部分は同記号で指示しである。
第７図参照 （５） ■　ウェハＷの表面側にロウ材Ｘを適用して全体をガラ
ス板Ｇに貼着する。
■　当初、厚さが約４００〔μｍ〕程度であるウェハＷ
の裏面をラッピング或いはエツチングする等して厚さ約
４０〔μｍ〕程度にする。
■　バイア・ホール形成用の開口を有するフォト・レジ
スト膜Ｒを形成する。
■　フォト・レジスト膜ＲをマスクとしてウェハＷのエ
ツチングを行ないバイア・ホールＶＨを形成する。
第８図参照 ■　フォト・レジスト膜Ｒを除去し、蒸着法を通用する
ことに依り、金・ゲルマニウム／ニッケル／金屓１１ｍ
ａを形成する。
■　バイア・ホールＶＨの部分以外を適当なマスク膜で
覆い、鍍金法を適用することに依り、金層ｌｉｍｂを形
成する。尚、この場合、マスク膜を用いずに、金Ｉ！１
１ｍｂを破線で示すように延在させたままにしても良い
。
■　ロウ材Ｘを熔解してウェハＷをガラス板Ｇが（６） ら判断１し、ダイシング・ソーで分離して半導体チップ
Ｃｐを得る。
第９図は第３図、第４図、第５図に示した実施例を実装
した場合を説明する為の要部切断側面図であり、第３図
、第４図、第５図に関して説明した部分と同部分は同記
号で指示しである。
図に於いて、１７は接地基台、１８及び１９はとＡｌ２
Ｏ３からなる絶縁物基板、２０及び２１はマイクロ・ス
トリップ線路、２２及び２３は接続リボンをそれぞれ示
している。
各図の説明から判るように、本発明に依る半導体装置で
は、半導体チップに於けるトランジスタ動作する部分の
極く近傍まで分布定数回路になっている。唯、半導体チ
ップ上の入力端子或いは出力端子と外部回路のマイクロ
・ストリップ線路とを接続する部分は不連続となってい
るが、半導体チップ内の入出力端子がマイクロ・ストリ
ップ線路化されているので、前記接続を図示例の如く接
続リボンを用いて行なうことに依り、不連続の影響を殆
ど無視し得るようにすることができる。
（７） 発明の効果 本発明に依れば、半導体チソブ−ヒの入出力端子を分布
定数回路にしてあり、それを外部回路のマイクロ・スト
リップ線路と接続することに依り、電磁波の不要な輻射
を低減することができるので、従来、この種半導体装置
に発生し易かった電磁波の輻射用、正帰還や負帰還に依
る不安定動作、発振、利得低下等の問題を解消すること
ができるものである。また、ボンディング・ワイヤに依
る寄生素子の影響が無くなり、広帯域の整合が可能であ
り、そして、活性領域の極く近傍まで、均一な動作をす
ることができる。更にまた、ゲート抵抗は従来の半導体
装置に比較して小さくなる。
【図面の簡単な説明】
第１図は従来例の要部斜面図、第２図は第１図に見られ
る従来例の要部切断側面図、第３図乃至第５図は本発明
一実施例の要部平面図、要部切断側面図、要部切断拡大
側面図、第６図乃至第８図はウェハに於ける金属部分を
形成する場合を説明する為の工程要所に於けるウェハの
要部平面図及（８） び要部切断側面図、第９図は第３図乃至第５図に示した
半導体チップの実装状態を表わす要部切断側面図である
。 図に於いて、１１は基板、１１３はＱａ７！、ｓ半導体
部分、ＩＩＭは金属部分、１２はメサ状活性領域、１３
はソース電極及びその引き出し部分、１４はドレイン電
極及びその引き出し部分、１５は二酸化シリコン或いは
ポリイミド等の誘電体膜、１６はゲート電極及びその引
き出し部分、１７は接地基台、１８及び１９はＡ７！２
０３からなる絶縁物基板、２０及び２１はマイクロ・ス
トリップ線路、２２及び２３は接続リボンである。 特許出願人　　　富±１ｆｆｉ株式会社代理人弁理士　
　玉蟲　久五部 （外３名） （９） 第７図 第８図 第９図

Claims (1)

    【特許請求の範囲】
  1. 半導体チップ上の入力端子を誘電体棒を介して接地部分
    と対向させて分布定数回路とし、且つ、出力端子を誘電
    体課を介して接地部分と対向させて分布定数回路として
    なることを特徴とする半導体装置。
JP57233827A 1982-12-30 1982-12-30 半導体装置 Expired - Lifetime JP2520584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57233827A JP2520584B2 (ja) 1982-12-30 1982-12-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57233827A JP2520584B2 (ja) 1982-12-30 1982-12-30 半導体装置

Publications (2)

Publication Number Publication Date
JPS59124746A true JPS59124746A (ja) 1984-07-18
JP2520584B2 JP2520584B2 (ja) 1996-07-31

Family

ID=16961179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57233827A Expired - Lifetime JP2520584B2 (ja) 1982-12-30 1982-12-30 半導体装置

Country Status (1)

Country Link
JP (1) JP2520584B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4852176A (ja) * 1971-10-29 1973-07-21
JPS4927171A (ja) * 1972-07-06 1974-03-11
JPS5869947U (ja) * 1981-11-06 1983-05-12 三菱電機株式会社 マイクロ波半導体回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4852176A (ja) * 1971-10-29 1973-07-21
JPS4927171A (ja) * 1972-07-06 1974-03-11
JPS5869947U (ja) * 1981-11-06 1983-05-12 三菱電機株式会社 マイクロ波半導体回路

Also Published As

Publication number Publication date
JP2520584B2 (ja) 1996-07-31

Similar Documents

Publication Publication Date Title
US3986196A (en) Through-substrate source contact for microwave FET
KR101069956B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPH11168104A (ja) 電子装置及びその製造方法
JP2848682B2 (ja) 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア
US4996582A (en) Field effect transistor for microstrip mounting and microstrip-mounted transistor assembly
US6667549B2 (en) Micro circuits with a sculpted ground plane
JP3517130B2 (ja) 伝送線路、その電気的特性の調整方法、およびマイクロ波モノリシックｉｃ
JPH09213730A (ja) 高周波用モジュール基板およびそれを用いた高周波電力増幅モジュール
JP2603310B2 (ja) 高周波集積回路用パッケージ
JPS59124746A (ja) 半導体装置
JPH05335487A (ja) 伝送回路素子
JP3410673B2 (ja) 半導体装置及び半導体チップの実装方法
JPS62211962A (ja) 高周波半導体装置の製造方法
JP7332130B2 (ja) 半導体デバイスの製造方法、半導体装置の製造方法、半導体デバイス、及び半導体装置
JP2933041B2 (ja) 半導体装置
JP2768873B2 (ja) マイクロ波集積回路及びその製造方法
JP3311279B2 (ja) 超高周波用パッケージ
JP2004186489A (ja) 半導体装置
JPS62294303A (ja) 半導体装置およびその製造方法
JP2002190545A (ja) 高周波集積回路装置
JPH11346105A (ja) マイクロ波平面回路
JPH02168632A (ja) 電界効果トランジスタ及び信号伝送線路
JP2674750B2 (ja) 半導体装置
JP3168969B2 (ja) 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法
JPH05267489A (ja) 電界効果トランジスタ