JPS5912019B2 - ハンドウタイソシノセイゾウホウホウ - Google Patents
ハンドウタイソシノセイゾウホウホウInfo
- Publication number
- JPS5912019B2 JPS5912019B2 JP14898675A JP14898675A JPS5912019B2 JP S5912019 B2 JPS5912019 B2 JP S5912019B2 JP 14898675 A JP14898675 A JP 14898675A JP 14898675 A JP14898675 A JP 14898675A JP S5912019 B2 JPS5912019 B2 JP S5912019B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- forming
- blocking portion
- layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Weting (AREA)
- Bipolar Transistors (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明は写真食刻法を利用して、例えば電界効果トラ
ンジスタにおけるソース・ドレイン・ゲート領域形成用
の開孔部を有する酸化膜層とガードリングを備えた半導
体素子を製造する方法に係ヤ、とくに、写真食刻工程を
１回だけ用いて上記のような半導体素子を製造するため
の方法に関するものである。
ンジスタにおけるソース・ドレイン・ゲート領域形成用
の開孔部を有する酸化膜層とガードリングを備えた半導
体素子を製造する方法に係ヤ、とくに、写真食刻工程を
１回だけ用いて上記のような半導体素子を製造するため
の方法に関するものである。
従来ぉこなゎれている上記のような半導体素子を作製す
る方法では、例えばＰチャンネルシリコンゲートトラン
ジスタを例にとると、まず、シリ５ コン基板に酸化膜
層を形成し、写真食刻法によりこの酸化膜を所定のパタ
ーンを残して、他部を除去する。
る方法では、例えばＰチャンネルシリコンゲートトラン
ジスタを例にとると、まず、シリ５ コン基板に酸化膜
層を形成し、写真食刻法によりこの酸化膜を所定のパタ
ーンを残して、他部を除去する。
ついで、熱酸化をおこない除去部分のシリコン基板に約
１００ＯＸの酸化膜を形成した後、イオンインプランテ
ーシヨンによりリンを選択ドープ１０させてＮ のガー
ドリングを形成する。次に、酸化膜を剥離してシリコン
基板の全表面を露出させ、再びフィールド酸化膜層を形
成する。そののち。再び写真食刻法を用いて、この新た
に形成された酸化膜にソース・ゲート・ドレイン領域用
の開孔１５部を設けている。上述のような方法は、ガー
ドリング形成のための写真食刻とソース・ゲート・ドレ
イン領域形成用開口部を形成する写真食刻と２回の写真
食刻を用いており、工程が煩雑であり、また、この２回
ク０ の写真食刻におけるパターニングを正確に整合さ
せることがむづかしく集積度の向上にやや欠ける点があ
つた。
１００ＯＸの酸化膜を形成した後、イオンインプランテ
ーシヨンによりリンを選択ドープ１０させてＮ のガー
ドリングを形成する。次に、酸化膜を剥離してシリコン
基板の全表面を露出させ、再びフィールド酸化膜層を形
成する。そののち。再び写真食刻法を用いて、この新た
に形成された酸化膜にソース・ゲート・ドレイン領域用
の開孔１５部を設けている。上述のような方法は、ガー
ドリング形成のための写真食刻とソース・ゲート・ドレ
イン領域形成用開口部を形成する写真食刻と２回の写真
食刻を用いており、工程が煩雑であり、また、この２回
ク０ の写真食刻におけるパターニングを正確に整合さ
せることがむづかしく集積度の向上にやや欠ける点があ
つた。
さら、に、上記方法では、熱酸化による酸化膜の形成、
酸化膜の全面剥離およびフィールド酸化膜の再形成とい
ラ工程がさらにその煩雑２５さを増す要因となつている
。したがつてこの発明は上記のような半導体素子を１回
の写真食刻および１回の酸化膜形成で作製することので
きる方法を提供することにある。
酸化膜の全面剥離およびフィールド酸化膜の再形成とい
ラ工程がさらにその煩雑２５さを増す要因となつている
。したがつてこの発明は上記のような半導体素子を１回
の写真食刻および１回の酸化膜形成で作製することので
きる方法を提供することにある。
この発明によれば、半導体基板に酸化膜層を形３０成す
る工程と、写真食刻法によりこの酸化膜層にイオンイン
プランテーシヨン阻止部を形成する工程と、この阻止部
をマスクとしてイオンインプランテーシヨンにより前記
半導体基板中に不純物を選択ドープさせてガードリング
を形成する工程と、３５前記酸化膜層および前記阻止部
を覆つて表面が実質的に平坦な耐エッチング層を形成す
る工程と。前記阻止部の表面が露出するまで前記耐エツ
チング層を均一に除去する工程と、エツチングにより前
記阻止部とこの阻止部下に位置する前記酸化膜を除去し
て前記酸化膜に開孔部を形成する工程とを包含してなる
半導体素子の製造方法が提供される。以下この発明の一
実施例を添付の図面に沿つて説明する。
る工程と、写真食刻法によりこの酸化膜層にイオンイン
プランテーシヨン阻止部を形成する工程と、この阻止部
をマスクとしてイオンインプランテーシヨンにより前記
半導体基板中に不純物を選択ドープさせてガードリング
を形成する工程と、３５前記酸化膜層および前記阻止部
を覆つて表面が実質的に平坦な耐エッチング層を形成す
る工程と。前記阻止部の表面が露出するまで前記耐エツ
チング層を均一に除去する工程と、エツチングにより前
記阻止部とこの阻止部下に位置する前記酸化膜を除去し
て前記酸化膜に開孔部を形成する工程とを包含してなる
半導体素子の製造方法が提供される。以下この発明の一
実施例を添付の図面に沿つて説明する。
第１Ａ図〜第１Ｇ図は、各製造工程に対応し、工程をア
ルフアベツト順で示す。まず第１Ａ図に示すように．半
導体基板例えばシリコン基板１上に常法によりシリコン
酸化膜層２を形成した後，酸化膜層２上にエツチング層
３を形成する。このエツチング層の厚みに特に限定はな
いが，１μ以上．望ましくは２μまでとするのがよい。
このエツチング層３はシリコン酸化膜と同等かそれより
早いエツチ速度を有する材料で構成するのが望ましい。
その例としてリンガラスが挙げられる。次に．通常の写
真食刻法によりリンガラス層３を所定のパターンに切抜
きイオンインプランテーシヨン阻止部４と開孔部５を形
成する（第１Ｂ図ゝそしてイオンインプランテーシヨン
により不純物をドープする。
ルフアベツト順で示す。まず第１Ａ図に示すように．半
導体基板例えばシリコン基板１上に常法によりシリコン
酸化膜層２を形成した後，酸化膜層２上にエツチング層
３を形成する。このエツチング層の厚みに特に限定はな
いが，１μ以上．望ましくは２μまでとするのがよい。
このエツチング層３はシリコン酸化膜と同等かそれより
早いエツチ速度を有する材料で構成するのが望ましい。
その例としてリンガラスが挙げられる。次に．通常の写
真食刻法によりリンガラス層３を所定のパターンに切抜
きイオンインプランテーシヨン阻止部４と開孔部５を形
成する（第１Ｂ図ゝそしてイオンインプランテーシヨン
により不純物をドープする。
このとき、不純物イオンは阻止部４ては阻止されるから
開孔部５を介してのみシリコン基板１中にドープされる
。すなわち、選択ドープがおこなわれて．第１Ｃ図に示
すように、ガードリング６が形成される。当業者には明
らかであろうが、イオンインプランテーシヨンの条件と
酸化膜層２およびリンガラス層３とは．ドープされる不
純物が阻止部４では阻止され，かつ開孔部５では酸化膜
層２を通つてシリコ ・ン基板１中に達するような相関
関係を有している。ついで．第１Ｄ図に示すように．阻
止部４と開孔部５を覆つて耐エツチング層としてのフオ
トレジスト層Ｔを塗布する。このときフオトレジスト層
７の表面が実質的に平坦となるように充分な厚みをもた
せる。そしてこのフオトレジスト層７を上面から酸素プ
ラズマ等の手段により均一に除去して阻止部４の表面を
露出させる（第１Ｅ図）。ここで焼成をおこなつてフオ
トレジストの耐エツチング性を向上させた後、フツ化ア
ンモニウムで阻止部４とその下に位置する酸化膜２を除
去する（第１Ｆ図）。そして残存するフオトレジスト層
７を通常の方法で剥離すれば．第１Ｇ図に示すように．
ノース・ゲート・ドレイン領域形成用開孔部８を有する
酸化膜を備えた所望の半導体素子Ｓが得られる。以上述
べたように、この発明では、写真食刻を１回しか用いて
いないから，いわゆるセルフアラインメントが達せられ
．その結果工程が簡潔となＤ．集積度が向上する。
開孔部５を介してのみシリコン基板１中にドープされる
。すなわち、選択ドープがおこなわれて．第１Ｃ図に示
すように、ガードリング６が形成される。当業者には明
らかであろうが、イオンインプランテーシヨンの条件と
酸化膜層２およびリンガラス層３とは．ドープされる不
純物が阻止部４では阻止され，かつ開孔部５では酸化膜
層２を通つてシリコ ・ン基板１中に達するような相関
関係を有している。ついで．第１Ｄ図に示すように．阻
止部４と開孔部５を覆つて耐エツチング層としてのフオ
トレジスト層Ｔを塗布する。このときフオトレジスト層
７の表面が実質的に平坦となるように充分な厚みをもた
せる。そしてこのフオトレジスト層７を上面から酸素プ
ラズマ等の手段により均一に除去して阻止部４の表面を
露出させる（第１Ｅ図）。ここで焼成をおこなつてフオ
トレジストの耐エツチング性を向上させた後、フツ化ア
ンモニウムで阻止部４とその下に位置する酸化膜２を除
去する（第１Ｆ図）。そして残存するフオトレジスト層
７を通常の方法で剥離すれば．第１Ｇ図に示すように．
ノース・ゲート・ドレイン領域形成用開孔部８を有する
酸化膜を備えた所望の半導体素子Ｓが得られる。以上述
べたように、この発明では、写真食刻を１回しか用いて
いないから，いわゆるセルフアラインメントが達せられ
．その結果工程が簡潔となＤ．集積度が向上する。
また、製造時間も短縮され、かつ歩留ヤも向上する。な
お．上記実施例では，エツチング層３としてリンガラス
を用いたが．これに限らず．エツチ液でエツチングでき
ればアルミニワム等の金属でもよく．またこれら別体の
層を設けることなく酸化膜２に直接写真食刻を施して酸
化膜２に阻止部４を直かに形成するようにしてもよい。
お．上記実施例では，エツチング層３としてリンガラス
を用いたが．これに限らず．エツチ液でエツチングでき
ればアルミニワム等の金属でもよく．またこれら別体の
層を設けることなく酸化膜２に直接写真食刻を施して酸
化膜２に阻止部４を直かに形成するようにしてもよい。
また耐エツチング層Ｔもフオトレジストに限らず，プラ
ズマ等の適当な手段で除去できる高分子材料で構成して
もかまわない。
ズマ等の適当な手段で除去できる高分子材料で構成して
もかまわない。
第１Ａ図ないし第１Ｇ図はこの発明方法の工程を説明す
る断面図。 図において、１ ・・・半導体基板． ２・・・酸化膜
層，４・・・イオンインプランテーシヨン阻止部． ６
・・・ガードリング、Ｔ・・・耐エツチング層、８・・
・開孔部。
る断面図。 図において、１ ・・・半導体基板． ２・・・酸化膜
層，４・・・イオンインプランテーシヨン阻止部． ６
・・・ガードリング、Ｔ・・・耐エツチング層、８・・
・開孔部。
Claims (1)
- １ 半導体基板に酸化膜層を形成する工程と、写真食刻
法によりこの酸化膜層にイオンプランテーシヨン阻止部
を形成する工程と、この阻止部をマスクとしてイオンイ
ンプランテーシヨンにより前記半導体基板中に不純物を
選択ドープさせてガードリングを形成する工程と、前記
酸化膜層および前記阻止部を覆つて表面が実質的に平坦
な対エッチング層を形成する工程と、前記阻止部の表面
が露出するまで前記耐エッチング層を均一に除去する工
程と、エッチングにより前記阻止部とこの阻止部下に位
置する前記酸化膜を除去して前記酸化膜に開孔部を形成
する工程とを包含してなる半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14898675A JPS5912019B2 (ja) | 1975-12-13 | 1975-12-13 | ハンドウタイソシノセイゾウホウホウ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14898675A JPS5912019B2 (ja) | 1975-12-13 | 1975-12-13 | ハンドウタイソシノセイゾウホウホウ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5272581A JPS5272581A (en) | 1977-06-17 |
| JPS5912019B2 true JPS5912019B2 (ja) | 1984-03-19 |
Family
ID=15465128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14898675A Expired JPS5912019B2 (ja) | 1975-12-13 | 1975-12-13 | ハンドウタイソシノセイゾウホウホウ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5912019B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225616A (ja) * | 1985-03-29 | 1986-10-07 | Shin Meiwa Ind Co Ltd | 液体散布車の水位表示制御装置 |
-
1975
- 1975-12-13 JP JP14898675A patent/JPS5912019B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225616A (ja) * | 1985-03-29 | 1986-10-07 | Shin Meiwa Ind Co Ltd | 液体散布車の水位表示制御装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5272581A (en) | 1977-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02219253A (ja) | 半導体集積回路装置の製造方法 | |
| JPS5912019B2 (ja) | ハンドウタイソシノセイゾウホウホウ | |
| JPS5817655A (ja) | 半導体装置の製造方法 | |
| JP3042804B2 (ja) | 素子分離方法及び半導体装置 | |
| KR100310415B1 (ko) | 이피롬의제조방법 | |
| JPS61232678A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0567634A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS6331097B2 (ja) | ||
| JPH01223741A (ja) | 半導体装置及びその製造方法 | |
| JP3850933B2 (ja) | 半導体装置の製造方法 | |
| JPH01238058A (ja) | 高速バイポーラトランジスタの製造方法 | |
| JPS59964A (ja) | 半導体装置の製造方法 | |
| JPS59124767A (ja) | 半導体・集積回路装置の製造方法 | |
| JPS6126223B2 (ja) | ||
| JPS61214472A (ja) | 半導体素子の製造方法 | |
| JPH02267943A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPS6161546B2 (ja) | ||
| JPH02192125A (ja) | 縦型ｍｏｓｆｅｔの製造方法 | |
| JPH03159272A (ja) | 半導体装置の製造方法 | |
| JPS6265324A (ja) | 半導体装置の製造方法 | |
| JPH0274042A (ja) | Ｍｉｓ型トランジスタの製造方法 | |
| JPH0575067A (ja) | 半導体装置の製造方法 | |
| JPH0366146A (ja) | 半導体装置の製造方法 | |
| JPS6049677A (ja) | 電界効果トランジスタの製造方法 |