JPH0366146A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0366146A JPH0366146A JP1203166A JP20316689A JPH0366146A JP H0366146 A JPH0366146 A JP H0366146A JP 1203166 A JP1203166 A JP 1203166A JP 20316689 A JP20316689 A JP 20316689A JP H0366146 A JPH0366146 A JP H0366146A
- Authority
- JP
- Japan
- Prior art keywords
- film
- field insulating
- thickness
- nitride
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 229920005591 polysilicon Polymers 0.000 claims abstract description 41
- 230000003647 oxidation Effects 0.000 claims abstract description 36
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 36
- 238000000034 method Methods 0.000 claims abstract description 32
- 238000011282 treatment Methods 0.000 claims abstract description 12
- 239000012535 impurity Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 238000002955 isolation Methods 0.000 description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 238000002513 implantation Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関し、さらに詳し
くは、同一チップ内に複数種類の膜厚の素子間分離用フ
ィールド絶縁膜を形成したＭＯＳＬＳＩの製造方法の改
良に係るものである。
くは、同一チップ内に複数種類の膜厚の素子間分離用フ
ィールド絶縁膜を形成したＭＯＳＬＳＩの製造方法の改
良に係るものである。
従来例による種の同一チップ内に複数種類の膜厚の素子
間分離用フィールド絶縁膜を形成したＭ０ＳＬＳＩの製
造方法の概要を第３図ｆａｌ ないしくｈｌ に示す。
間分離用フィールド絶縁膜を形成したＭ０ＳＬＳＩの製
造方法の概要を第３図ｆａｌ ないしくｈｌ に示す。
すなわち、この第３図において、従来装置の製造方法は
、まず、 Ｐ型シリコン基板ｌの主面上に、熱酸化法、
またはＣＶＤ法により約５００人称度の厚さの酸化膜２
を形成すると共に、さらに、ＣＶＤ法により約１０００
λ程度の厚さの窒化膜３を形成し、かつ写真製版法によ
ってパターニングしたレジストパターン４をマスクに用
い、この窒化膜３を選択的に除去して開口させた後、こ
の開口部から、前記基板１の主面に対し、約１０ ’
２７ｃｍ”程度のリンを注入してＮ型不純物注入部７ａ
を形成する（同第３図（ａ））。
、まず、 Ｐ型シリコン基板ｌの主面上に、熱酸化法、
またはＣＶＤ法により約５００人称度の厚さの酸化膜２
を形成すると共に、さらに、ＣＶＤ法により約１０００
λ程度の厚さの窒化膜３を形成し、かつ写真製版法によ
ってパターニングしたレジストパターン４をマスクに用
い、この窒化膜３を選択的に除去して開口させた後、こ
の開口部から、前記基板１の主面に対し、約１０ ’
２７ｃｍ”程度のリンを注入してＮ型不純物注入部７ａ
を形成する（同第３図（ａ））。
また続いて、前記レジストパターン４を除去した上で、
残された窒化膜３をマスクに用い、熱酸化処理して約６
０００Ａ程度の厚さの酸化膜５を選択的に形成し、かつ
窒化膜３をエツチング除去した後、今度は、この酸化膜
５をマスクに用い、前記基板ｌの主面に対し、約１０
’ ２７ｃｍ２程度のボロンを注入してＰ型不純物注入
部６ａを形成する（同図（ｂ））。
残された窒化膜３をマスクに用い、熱酸化処理して約６
０００Ａ程度の厚さの酸化膜５を選択的に形成し、かつ
窒化膜３をエツチング除去した後、今度は、この酸化膜
５をマスクに用い、前記基板ｌの主面に対し、約１０
’ ２７ｃｍ２程度のボロンを注入してＰ型不純物注入
部６ａを形成する（同図（ｂ））。
その後、熱酸化、およびドライブ処理を行うことによっ
て、前記Ｐ型不純物注入部６ａ、 Ｎ型不純物注入部７
ａをそれぞれ主面内に拡散させてＰウェル領域６．およ
びＮウェル領域７を形成させる（同図（Ｃ））。またこ
のとき、同時に、これらＰ型、およびＮ型の各ウェル領
域６．７上にあっては、熱酸化膜８．９がそれぞれに形
成される。
て、前記Ｐ型不純物注入部６ａ、 Ｎ型不純物注入部７
ａをそれぞれ主面内に拡散させてＰウェル領域６．およ
びＮウェル領域７を形成させる（同図（Ｃ））。またこ
のとき、同時に、これらＰ型、およびＮ型の各ウェル領
域６．７上にあっては、熱酸化膜８．９がそれぞれに形
成される。
ついで、前記それぞれの各熱酸化膜８．９を除去した後
、前記と同様に、熱酸化法、またはＣＶＤ法により約５
００Å程度の厚さの酸化ｌ！１０を形成し、さらに、Ｃ
ＶＤ法により約１０００入程度の厚さの窒化膜を形成し
た上で、写真製版法によりこの窒化膜をパターニングし
て窒化膜パターン１１としく同図（ｄ））、かつこれを
熱酸化処理して約４５００Ａ程度の厚さのフィールド絶
縁膜１３を得ると共に、続いて、再度、写真製版法によ
り前記窒化膜パターン１１をパターニングして窒化膜パ
ターン１２としてから（同図（ｅ））、こ＼でも同様に
、これを熱酸化処理して約４０００λ程度の厚さのフィ
ールド絶縁膜１４を得る（同図（ｆ））。そして、この
際、前記フィールド絶縁膜１３もまた酸化されて約８０
００Ａ程度のフィールド絶縁膜１５となり、これらの各
フィールド絶縁膜１４．１５は、相互に厚さの異なった
素子閘分離のためのフィールド絶縁膜をそれぞれに構成
する。なお、以下、説明の都合上、こ＼では、前者のフ
ィールド絶縁膜１４を第１のフィールド絶縁膜と呼び、
また、後者のフィールド絶縁膜１５を第２のフィールド
絶縁膜と呼ぶ。
、前記と同様に、熱酸化法、またはＣＶＤ法により約５
００Å程度の厚さの酸化ｌ！１０を形成し、さらに、Ｃ
ＶＤ法により約１０００入程度の厚さの窒化膜を形成し
た上で、写真製版法によりこの窒化膜をパターニングし
て窒化膜パターン１１としく同図（ｄ））、かつこれを
熱酸化処理して約４５００Ａ程度の厚さのフィールド絶
縁膜１３を得ると共に、続いて、再度、写真製版法によ
り前記窒化膜パターン１１をパターニングして窒化膜パ
ターン１２としてから（同図（ｅ））、こ＼でも同様に
、これを熱酸化処理して約４０００λ程度の厚さのフィ
ールド絶縁膜１４を得る（同図（ｆ））。そして、この
際、前記フィールド絶縁膜１３もまた酸化されて約８０
００Ａ程度のフィールド絶縁膜１５となり、これらの各
フィールド絶縁膜１４．１５は、相互に厚さの異なった
素子閘分離のためのフィールド絶縁膜をそれぞれに構成
する。なお、以下、説明の都合上、こ＼では、前者のフ
ィールド絶縁膜１４を第１のフィールド絶縁膜と呼び、
また、後者のフィールド絶縁膜１５を第２のフィールド
絶縁膜と呼ぶ。
次に、最終的に構成される各ＭＯＳ）ランマスクの閾値
電圧ＶＴＨ制御のためのチャネルドープ注入（ボロンま
たはリン）を行い、かつ前記酸化膜１０を除去した後、
熱酸化処理して薄いゲート酸化膜１６の形成と、公知手
段によるゲート電極１７の形成とをそれぞれに順次に行
うと共に、これらの各ゲート部に側壁酸化膜１８をそれ
ぞれに形成し、さらに、前記Ｎウェル７側に施したレジ
ストパターン１９をマスクに用い、前記Ｐウェル６側に
砒素を注入してＮ″″型ソース・ドレイン領域２０をそ
れぞれに形成することにより、ＮチャネルのＬＤＤ型Ｍ
ＯＳトランジスタを得る（同図（ｇ））。
電圧ＶＴＨ制御のためのチャネルドープ注入（ボロンま
たはリン）を行い、かつ前記酸化膜１０を除去した後、
熱酸化処理して薄いゲート酸化膜１６の形成と、公知手
段によるゲート電極１７の形成とをそれぞれに順次に行
うと共に、これらの各ゲート部に側壁酸化膜１８をそれ
ぞれに形成し、さらに、前記Ｎウェル７側に施したレジ
ストパターン１９をマスクに用い、前記Ｐウェル６側に
砒素を注入してＮ″″型ソース・ドレイン領域２０をそ
れぞれに形成することにより、ＮチャネルのＬＤＤ型Ｍ
ＯＳトランジスタを得る（同図（ｇ））。
また続いて、前記とは反対に、前記Ｐウェル６側に施し
たレジストパターン（図示省略）をマスクに用い、前記
Ｎウェル７側にボロンを注入してＰ＋型ソース・ドレイ
ン領域２１をそれぞれに形成することにより、Ｐチャネ
ルのＬＤＤ型ＭＯ３）ランマスクを得るのであり、その
後、これらの上に層間絶縁膜２２を形成し、かつコンタ
クトホールを通して前記各領域２Ｇ、２１にそれぞれ電
極２３を接続させるもので（同図（ｈ））、このように
して、所期通りの同一チップ内にそれぞれに異なった膜
厚の素子間分離用フィールド絶縁膜を形成したＭＯ３Ｌ
ＳＩを製造するのである。
たレジストパターン（図示省略）をマスクに用い、前記
Ｎウェル７側にボロンを注入してＰ＋型ソース・ドレイ
ン領域２１をそれぞれに形成することにより、Ｐチャネ
ルのＬＤＤ型ＭＯ３）ランマスクを得るのであり、その
後、これらの上に層間絶縁膜２２を形成し、かつコンタ
クトホールを通して前記各領域２Ｇ、２１にそれぞれ電
極２３を接続させるもので（同図（ｈ））、このように
して、所期通りの同一チップ内にそれぞれに異なった膜
厚の素子間分離用フィールド絶縁膜を形成したＭＯ３Ｌ
ＳＩを製造するのである。
従来の半導体装置は、前記のようにして製造されており
、同一チップ内にあって、複数種類のそれぞれに異なっ
た膜厚の素子間分離用フィールド絶縁膜を形成させるた
めには、これらの各素子間分離用フィールド絶縁膜のそ
れぞれの膜厚の種類数に対応した複数回の熱酸化処理を
必要としておリ、従って、この場合、その製造工程が徒
らに複雑かつ煩雑化するという好ましくない問題点があ
った。
、同一チップ内にあって、複数種類のそれぞれに異なっ
た膜厚の素子間分離用フィールド絶縁膜を形成させるた
めには、これらの各素子間分離用フィールド絶縁膜のそ
れぞれの膜厚の種類数に対応した複数回の熱酸化処理を
必要としておリ、従って、この場合、その製造工程が徒
らに複雑かつ煩雑化するという好ましくない問題点があ
った。
この発明は、従来のこのような問題点を解消するために
なされたもので、その目的とするところは、１回だけの
熱酸化処理工程によって、同一チップ内に複数種類のそ
れぞれに異なった膜厚の素子間分離用フィールド絶縁膜
を形成し得るようにした。この種の半導体装置、こ＼で
は、ＭＯ３ＬＳＩの製造方法を提供することである。
なされたもので、その目的とするところは、１回だけの
熱酸化処理工程によって、同一チップ内に複数種類のそ
れぞれに異なった膜厚の素子間分離用フィールド絶縁膜
を形成し得るようにした。この種の半導体装置、こ＼で
は、ＭＯ３ＬＳＩの製造方法を提供することである。
〔課題を解決するための手段１
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、シリコン基板、またはウェル表面の酸化
膜上に、この酸化膜よりも酸化レートを早くした不純物
ドープのポリシリコン膜。
の製造方法は、シリコン基板、またはウェル表面の酸化
膜上に、この酸化膜よりも酸化レートを早くした不純物
ドープのポリシリコン膜。
および窒化膜を順次に形成させ、かつ複数種類の膜厚の
異なるフィールド絶縁膜形成部分に対応した窒化膜の各
該当部分を除去して窒化膜パターンとし、また、露出さ
れたポリシリコン膜部分のうち、比較的厚さを薄く形成
するフィールド絶縁膜部分に対応する該当部分を除去し
て酸化膜を露出させるか、または酸化膜の露出と共に、
ポリシリコン膜の各該当部分の膜厚を形成膜厚対応に異
ならせておき、これを窒化膜パターンのマスクで熱酸化
処理するようにしたものである。
異なるフィールド絶縁膜形成部分に対応した窒化膜の各
該当部分を除去して窒化膜パターンとし、また、露出さ
れたポリシリコン膜部分のうち、比較的厚さを薄く形成
するフィールド絶縁膜部分に対応する該当部分を除去し
て酸化膜を露出させるか、または酸化膜の露出と共に、
ポリシリコン膜の各該当部分の膜厚を形成膜厚対応に異
ならせておき、これを窒化膜パターンのマスクで熱酸化
処理するようにしたものである。
すなわち、この発明は、シリコン基板、またはウェル上
に熱酸化法、ＣＶＤ法などにより酸化膜を形成する工程
と、前記酸化膜上にＣＶＤ法などによって、この酸化膜
よりも酸化レートが早くなるように不純物を濃度制御し
てドープしたポリシリコン膜を形成する工程と、前記不
純物をドープしたポリシリコン膜上にＣＶＤ法などによ
り窒化膜を形成して、この窒化膜の比較的厚さを薄く形
成するフィールド絶縁膜部分、およびこれよりも厚さを
厚く形成するフィールド絶縁膜部分のそれぞれに対応す
る該当各部分を選択的に除去して、同該当部分のポリシ
リコン膜を露出させた窒化膜パターンを形成する工程と
、前記厚さを薄く形成するフィールド絶縁膜部分に対応
するポリシリコン膜の該当部分を選択的に除去して、同
該当部分の酸化膜を露出させるか、またはこの酸化膜の
露出と共に、前記露出部分のポリシリコン膜の各膜厚を
形成しようとする膜厚対応に異ならせて選択的に制御す
る工程と、前記窒化膜パターンを耐酸化性マスクにして
熱酸化処理し、前記酸化膜の露出部分に比較的薄いフィ
ールド絶縁膜を形成し、かつ前記ポリシリコン膜の露出
部分にこれよりも厚いフィールド絶縁膜、または前記ポ
リシリコン膜の膜厚制御された各露出部分に同膜厚対応
に異なった厚さのフィールド絶縁膜をそれぞれに形成す
る工程とを、少なくとも含むことを特徴とする半導体装
置の製造方法である。
に熱酸化法、ＣＶＤ法などにより酸化膜を形成する工程
と、前記酸化膜上にＣＶＤ法などによって、この酸化膜
よりも酸化レートが早くなるように不純物を濃度制御し
てドープしたポリシリコン膜を形成する工程と、前記不
純物をドープしたポリシリコン膜上にＣＶＤ法などによ
り窒化膜を形成して、この窒化膜の比較的厚さを薄く形
成するフィールド絶縁膜部分、およびこれよりも厚さを
厚く形成するフィールド絶縁膜部分のそれぞれに対応す
る該当各部分を選択的に除去して、同該当部分のポリシ
リコン膜を露出させた窒化膜パターンを形成する工程と
、前記厚さを薄く形成するフィールド絶縁膜部分に対応
するポリシリコン膜の該当部分を選択的に除去して、同
該当部分の酸化膜を露出させるか、またはこの酸化膜の
露出と共に、前記露出部分のポリシリコン膜の各膜厚を
形成しようとする膜厚対応に異ならせて選択的に制御す
る工程と、前記窒化膜パターンを耐酸化性マスクにして
熱酸化処理し、前記酸化膜の露出部分に比較的薄いフィ
ールド絶縁膜を形成し、かつ前記ポリシリコン膜の露出
部分にこれよりも厚いフィールド絶縁膜、または前記ポ
リシリコン膜の膜厚制御された各露出部分に同膜厚対応
に異なった厚さのフィールド絶縁膜をそれぞれに形成す
る工程とを、少なくとも含むことを特徴とする半導体装
置の製造方法である。
従って、この発明方法では、シリコン基板、またはウェ
ル表面の酸化膜上に、この酸化膜よりも酸化レートを早
くした不純物ドープのポリシリコン膜、および窒化膜を
順次に形成させ、かつ複数種類の膜厚の異なるフィール
ド絶縁膜形成部分に対応した窒化膜の各該当部分を除去
して窒化膜パターンとし、また、露出されたポリシリコ
ン膜部分のうち、比較的厚さを薄く形成するフィールド
絶縁膜部分に対応する該当部分を選択的に除去して酸化
膜を露出させるか、または酸化膜の露出と共に、ポリシ
リコン膜の各該当部分の膜厚を形成しようとする膜厚対
応に異ならせておき、これを窒化膜パターンのマスクで
熱酸化処理するようにしたので、１回の熱酸化処理によ
るのみで、酸化膜の露出部分に比較的薄いフィールド絶
縁膜を、ポリシリコン膜の露出部分にこれよりも厚いフ
ィールド絶縁膜、または膜厚制御された各露出部分に同
膜厚対応に異なった厚さのフィールド絶縁膜をそれぞれ
に形成することができる。
ル表面の酸化膜上に、この酸化膜よりも酸化レートを早
くした不純物ドープのポリシリコン膜、および窒化膜を
順次に形成させ、かつ複数種類の膜厚の異なるフィール
ド絶縁膜形成部分に対応した窒化膜の各該当部分を除去
して窒化膜パターンとし、また、露出されたポリシリコ
ン膜部分のうち、比較的厚さを薄く形成するフィールド
絶縁膜部分に対応する該当部分を選択的に除去して酸化
膜を露出させるか、または酸化膜の露出と共に、ポリシ
リコン膜の各該当部分の膜厚を形成しようとする膜厚対
応に異ならせておき、これを窒化膜パターンのマスクで
熱酸化処理するようにしたので、１回の熱酸化処理によ
るのみで、酸化膜の露出部分に比較的薄いフィールド絶
縁膜を、ポリシリコン膜の露出部分にこれよりも厚いフ
ィールド絶縁膜、または膜厚制御された各露出部分に同
膜厚対応に異なった厚さのフィールド絶縁膜をそれぞれ
に形成することができる。
以下、この発明に係る半導体装置の製造方法の実施例に
つき、第１図および第２図を参照して詳細に説明する。
つき、第１図および第２図を参照して詳細に説明する。
第１図（ａｌないしくｊ）はこの発明方法の一実施例を
適用した半導体装置の製造工程の概要を順次模式的に示
すそれぞれに断面図、第２図（ａｌないしくｃｌはこの
発明方法の他の実施例による同上半導体装置の製造にお
ける要部工程の概要を各別に模式的に示すそれぞれに断
面図であり、これらの第１図および第２図実施例方法に
おいて、前記第３図従来例方法と同一符号は同一または
相当部分を示している。
適用した半導体装置の製造工程の概要を順次模式的に示
すそれぞれに断面図、第２図（ａｌないしくｃｌはこの
発明方法の他の実施例による同上半導体装置の製造にお
ける要部工程の概要を各別に模式的に示すそれぞれに断
面図であり、これらの第１図および第２図実施例方法に
おいて、前記第３図従来例方法と同一符号は同一または
相当部分を示している。
すなわち、第１図においても、この発明の一実施例方法
は、まず、前記従来例方法の場合と同様に、 Ｐ型シリ
コン基板ｌの主面上に、熱酸化法。
は、まず、前記従来例方法の場合と同様に、 Ｐ型シリ
コン基板ｌの主面上に、熱酸化法。
またはＣＶＤ法により約５００λ程度の厚さの酸化膜２
を形成すると共に、さらに、ＣＶＤ法により約１０００
Ａ程度の厚さの窒化膜３を形成し、かつ写真製版法によ
ってパクーニングしたレジストパターン４をマスクに用
い、この窒化膜３を選択的に除去して開口させた後、こ
の開口部から、前記基板１の主面に対し、約１０１２／
ｃｍ２程度のリンを注入してＮ型不純物注入部７ａを形
成する（同第１図（ａ））。
を形成すると共に、さらに、ＣＶＤ法により約１０００
Ａ程度の厚さの窒化膜３を形成し、かつ写真製版法によ
ってパクーニングしたレジストパターン４をマスクに用
い、この窒化膜３を選択的に除去して開口させた後、こ
の開口部から、前記基板１の主面に対し、約１０１２／
ｃｍ２程度のリンを注入してＮ型不純物注入部７ａを形
成する（同第１図（ａ））。
また続いて、前記レジストパターン４を除去した上で、
残された窒化膜３をマスクに用い、熱酸化処理して約６
０００Ａ程度の厚さの酸化膜５を選択的に形成し、かつ
窒化膜３をエツチング除去した後、今度は、この酸化膜
５をマスクに用い、前記基板ｌの主面に対し、約１０１
２７ｃｍ２程度のボロンを注入してＰ型不純物注入部６
ａを形成する（同図（ｂ））。
残された窒化膜３をマスクに用い、熱酸化処理して約６
０００Ａ程度の厚さの酸化膜５を選択的に形成し、かつ
窒化膜３をエツチング除去した後、今度は、この酸化膜
５をマスクに用い、前記基板ｌの主面に対し、約１０１
２７ｃｍ２程度のボロンを注入してＰ型不純物注入部６
ａを形成する（同図（ｂ））。
その後、熱酸化、およびドライブ処理を行うことによっ
て、前記Ｐ型不純物注入部６ａ、 Ｎ型不純物注入部７
ａをそれぞれ主面内に拡散させてＰウェル領域６．およ
びＮウェル領域７を形成させる（同図（Ｃ））。またこ
のとき、同時に、これらＰ型、およびＮ型の各ウェル領
域６．７上にあっては、熱酸化膜８．９がそれぞれに形
成される。
て、前記Ｐ型不純物注入部６ａ、 Ｎ型不純物注入部７
ａをそれぞれ主面内に拡散させてＰウェル領域６．およ
びＮウェル領域７を形成させる（同図（Ｃ））。またこ
のとき、同時に、これらＰ型、およびＮ型の各ウェル領
域６．７上にあっては、熱酸化膜８．９がそれぞれに形
成される。
次に、この実施例方法の場合は、前記それぞれの各熱酸
化膜８．９を除去した後、熱酸化法、またはＣＶＤ法に
より約５００λ程度の厚さの酸化膜ｌＯを形成し、さら
に、ＣＶＤ法によりポリシリコン膜２４を形成して、イ
オン注入、またはリンガラスからの拡散などにより不純
物をドープするか、あるいはまた、予め不純物をドープ
したポリシリコン膜２４を形成する（同図（ｄ））。そ
して、この際。
化膜８．９を除去した後、熱酸化法、またはＣＶＤ法に
より約５００λ程度の厚さの酸化膜ｌＯを形成し、さら
に、ＣＶＤ法によりポリシリコン膜２４を形成して、イ
オン注入、またはリンガラスからの拡散などにより不純
物をドープするか、あるいはまた、予め不純物をドープ
したポリシリコン膜２４を形成する（同図（ｄ））。そ
して、この際。
１
前記ポリシリコン膜２４については、これにドープする
不純物濃度により、その酸化レートが制御される。
不純物濃度により、その酸化レートが制御される。
さらに、前記不純物をドープしたポリシリコン膜２４上
に、ＣＶＤ法により約１０００Ａ程度の厚さの窒化膜を
形成し、かつ写真製版法によって得たレジストパターン
２６をマスクにして、比較的厚さを薄く形成する第１の
フィールド絶縁膜部分、およびこれよりも厚さを厚く形
成する第２の各フィールド絶縁膜部分にそれぞれに対応
する窒化膜の該当各部分を選択的に除去して、同該当部
分のポリシリコン膜２４を露出させた窒化膜パターン２
５を形成しく同図（ｅ））、さらに、前記第２の各フィ
ールド絶縁膜の形成部分を写真製版法によるレジストパ
ターン２７によって覆い、再度、レジストパターン２６
のマスクで、前記第１のフィールド絶縁膜部分に対応す
るポリシリコン膜２４の該当部分を選択的に除去して、
同該当部分の酸化膜ｌＯを露出させる（同図（ｆ））。
に、ＣＶＤ法により約１０００Ａ程度の厚さの窒化膜を
形成し、かつ写真製版法によって得たレジストパターン
２６をマスクにして、比較的厚さを薄く形成する第１の
フィールド絶縁膜部分、およびこれよりも厚さを厚く形
成する第２の各フィールド絶縁膜部分にそれぞれに対応
する窒化膜の該当各部分を選択的に除去して、同該当部
分のポリシリコン膜２４を露出させた窒化膜パターン２
５を形成しく同図（ｅ））、さらに、前記第２の各フィ
ールド絶縁膜の形成部分を写真製版法によるレジストパ
ターン２７によって覆い、再度、レジストパターン２６
のマスクで、前記第１のフィールド絶縁膜部分に対応す
るポリシリコン膜２４の該当部分を選択的に除去して、
同該当部分の酸化膜ｌＯを露出させる（同図（ｆ））。
ついで、前記それぞれのマスクに用いた各レジ２
ストパターン２７．２６を除去した後、前記窒化膜パタ
ーン２５を耐酸化性マスクに用いて、これを熱酸化処理
することにより、前記それぞれに露出されている酸化膜
ｌＯの各部分、およびポリシリコン膜２４の各部分のそ
れぞれについては、一方の酸化膜の酸化レートに対して
、他方のポリシリコン膜の酸化レートがより早いことか
ら、前者の酸化膜ｌＯの各露出部分にあっては、後者に
比較して薄い約４０００Ａ程度の厚さの第１のフィール
ド絶縁膜１４を、また、後者のポリシリコン膜２４の各
露出部分にあっては、前者に比較して厚い約８５００Ａ
程度の厚さの第２のフィールド絶縁膜１５をそれぞれ同
時に形成できるのであり（同図（ｇ））、その後、前記
残されている窒化膜パターン２５．およびポリシリコン
膜２４をそれぞれに除去することにより、前記した従来
例方法での （ｆ）工程終了後における場合と同様に、
前記酸化膜ｌＯの所要部分にあって、相互に厚さの異な
った素子間分離のための第１．第２の各フィールド絶縁
膜１４．１５がそれぞれに得られる（同図（ｈ））。
ーン２５を耐酸化性マスクに用いて、これを熱酸化処理
することにより、前記それぞれに露出されている酸化膜
ｌＯの各部分、およびポリシリコン膜２４の各部分のそ
れぞれについては、一方の酸化膜の酸化レートに対して
、他方のポリシリコン膜の酸化レートがより早いことか
ら、前者の酸化膜ｌＯの各露出部分にあっては、後者に
比較して薄い約４０００Ａ程度の厚さの第１のフィール
ド絶縁膜１４を、また、後者のポリシリコン膜２４の各
露出部分にあっては、前者に比較して厚い約８５００Ａ
程度の厚さの第２のフィールド絶縁膜１５をそれぞれ同
時に形成できるのであり（同図（ｇ））、その後、前記
残されている窒化膜パターン２５．およびポリシリコン
膜２４をそれぞれに除去することにより、前記した従来
例方法での （ｆ）工程終了後における場合と同様に、
前記酸化膜ｌＯの所要部分にあって、相互に厚さの異な
った素子間分離のための第１．第２の各フィールド絶縁
膜１４．１５がそれぞれに得られる（同図（ｈ））。
そして、これ以後は、前記従来例方法の場合と同様に、
最終的に構成される各ＭＯＳトランジスタの閾値電圧ｖ
ＴＨ制御のためのチャネルドープ注入（ボロンまたはリ
ン）を行い、かつ前記酸化膜１０を除去した後、熱酸化
処理して薄いゲート酸化膜１６の形成と、公知手段によ
るゲート電極１７の形成とをそれぞれに順次に行い、か
つこれらの各ゲート部に側壁酸化膜１８をそれぞれに形
成し、さらに、前記Ｎウェル７側に施したレジストパタ
ーン１９のマスクにより、前記Ｐウェル６側に砒素を注
入することで、Ｎ＋型ソース・ドレイン領域２０をそれ
ぞれに形成してＮチャネルのＬＤＤ型ＭＯＳトランジス
タを得ると共に（同図（１））、続いて、これとは反対
に、前記Ｐウェル６側に施したレジストパターン（図示
省略）のマスクにより、前記Ｎウェル７側にボロンを注
入することで、Ｐ４型ソース・ドレイン領域２１をそれ
ぞれに形成してＰチャネルのＬＤＤ型ＭＯＳトランジス
タを得るのであり、またその後、これらの上に層間絶縁
膜２２を形成し、かつコンタクトホールを通して前記各
領域２０、２１にそれぞれ電極２３を接続させればよく
（同図（Ｊ））、以上のようにして、所期通りの同一
チップ内にそれぞれに異なった膜厚の素子間分離用フィ
ールド絶縁膜を形成したＭＯ３ＬＳＩを、１回だけの熱
酸化処理によって同時に製造し得るのである。
最終的に構成される各ＭＯＳトランジスタの閾値電圧ｖ
ＴＨ制御のためのチャネルドープ注入（ボロンまたはリ
ン）を行い、かつ前記酸化膜１０を除去した後、熱酸化
処理して薄いゲート酸化膜１６の形成と、公知手段によ
るゲート電極１７の形成とをそれぞれに順次に行い、か
つこれらの各ゲート部に側壁酸化膜１８をそれぞれに形
成し、さらに、前記Ｎウェル７側に施したレジストパタ
ーン１９のマスクにより、前記Ｐウェル６側に砒素を注
入することで、Ｎ＋型ソース・ドレイン領域２０をそれ
ぞれに形成してＮチャネルのＬＤＤ型ＭＯＳトランジス
タを得ると共に（同図（１））、続いて、これとは反対
に、前記Ｐウェル６側に施したレジストパターン（図示
省略）のマスクにより、前記Ｎウェル７側にボロンを注
入することで、Ｐ４型ソース・ドレイン領域２１をそれ
ぞれに形成してＰチャネルのＬＤＤ型ＭＯＳトランジス
タを得るのであり、またその後、これらの上に層間絶縁
膜２２を形成し、かつコンタクトホールを通して前記各
領域２０、２１にそれぞれ電極２３を接続させればよく
（同図（Ｊ））、以上のようにして、所期通りの同一
チップ内にそれぞれに異なった膜厚の素子間分離用フィ
ールド絶縁膜を形成したＭＯ３ＬＳＩを、１回だけの熱
酸化処理によって同時に製造し得るのである。
なお、前記第１図に示す実施例方法では、そのｆｆ）工
程において、第１のフィールド絶縁膜部分に対応するポ
リシリコン膜２４の該当部分を完全に除去して、酸化膜
ｌＯを露出させているが、第２図（ａｌ に示されてい
るように、同該当部分のポリシリコン膜２４を形成しよ
うとする絶縁膜の膜厚対応に残した状態で、酸化膜ｌＯ
に達するまで熱酸化処理させるようにしてもよく、また
同様に、第１図に示す実施例方法では、その （ｆｌ工
程において、第２のフィールド絶縁膜部分に対応するポ
リシリコン膜２４の該当部分を単に露出させるだけにし
ているが、第２図ｆｂｌ に膜厚ａ、およびｂとして示
したように、同該当部分でのポリシリコン膜２４の各膜
厚を形成しようとする各絶縁膜の膜厚対応に異 ５ ならせた状態で、こ）でも、酸化膜ＩＯに達するまで熱
酸化処理させるようにしてもよく、これらの各手段によ
れば、第２図ｆｃ）に見られるように、それぞれに膜厚
の異なった複数種類、のフィールド絶縁膜２８．２９お
よび３０を形成したＭＯ３ＬＳＩを、前記第１図実施例
方法の場合と同様にして、１回だけの熱酸化処理によっ
て同時に製造し得るのである。
程において、第１のフィールド絶縁膜部分に対応するポ
リシリコン膜２４の該当部分を完全に除去して、酸化膜
ｌＯを露出させているが、第２図（ａｌ に示されてい
るように、同該当部分のポリシリコン膜２４を形成しよ
うとする絶縁膜の膜厚対応に残した状態で、酸化膜ｌＯ
に達するまで熱酸化処理させるようにしてもよく、また
同様に、第１図に示す実施例方法では、その （ｆｌ工
程において、第２のフィールド絶縁膜部分に対応するポ
リシリコン膜２４の該当部分を単に露出させるだけにし
ているが、第２図ｆｂｌ に膜厚ａ、およびｂとして示
したように、同該当部分でのポリシリコン膜２４の各膜
厚を形成しようとする各絶縁膜の膜厚対応に異 ５ ならせた状態で、こ）でも、酸化膜ＩＯに達するまで熱
酸化処理させるようにしてもよく、これらの各手段によ
れば、第２図ｆｃ）に見られるように、それぞれに膜厚
の異なった複数種類、のフィールド絶縁膜２８．２９お
よび３０を形成したＭＯ３ＬＳＩを、前記第１図実施例
方法の場合と同様にして、１回だけの熱酸化処理によっ
て同時に製造し得るのである。
〔発明の効果］
以上詳述したように、この発明方法によれば、シリコン
基板表面の酸化膜上にあって、この酸化膜よりも酸化レ
ートが早くなるように不純物を濃度制御してドープした
ポリシリコン膜と、これを覆う窒化膜とをそれぞれ順次
に形成させ、かつ複数種類の膜厚の異なるフィールド絶
縁膜形成部分に対応した窒化膜の各該当部分を除去して
窒化膜パターンとし、また、これによって露出されたポ
リシリコン膜部分のうち、比較的厚さを薄く形成するフ
ィールド絶縁膜部分に対応する該当部分を選択的に除去
して酸化膜を露出させるか、または１ に の酸化膜の露出に併せて、ポリシリコン膜の各該当部分
の膜厚を形成しようとする絶縁膜の膜厚対応に異ならせ
ておき、これを窒化膜パターンによる耐酸化性マスクに
よって熱酸化処理することにより、酸化膜の露出部分に
あっては、比較的薄いフィールド絶縁膜を、ポリシリコ
ン膜の露出部分にあっては、これよりも厚いフィールド
絶縁膜、または膜厚制御された各露出部分に、同膜厚対
応に複数種類の異なった厚さのフィールド絶縁膜をそれ
ぞれ同時に形成し得る。つまり、１回だけの熱酸化処理
工程によるのみで、所期通りに、同一のチップ上に、複
数種類の異なった厚さのフィールド絶縁膜を同時に形成
でき、この結果、その製造工程を極めて簡略化し得るほ
か、各工程とも比較的簡単で容易に実施可能であるなど
の優れた特長を有するものである。
基板表面の酸化膜上にあって、この酸化膜よりも酸化レ
ートが早くなるように不純物を濃度制御してドープした
ポリシリコン膜と、これを覆う窒化膜とをそれぞれ順次
に形成させ、かつ複数種類の膜厚の異なるフィールド絶
縁膜形成部分に対応した窒化膜の各該当部分を除去して
窒化膜パターンとし、また、これによって露出されたポ
リシリコン膜部分のうち、比較的厚さを薄く形成するフ
ィールド絶縁膜部分に対応する該当部分を選択的に除去
して酸化膜を露出させるか、または１ に の酸化膜の露出に併せて、ポリシリコン膜の各該当部分
の膜厚を形成しようとする絶縁膜の膜厚対応に異ならせ
ておき、これを窒化膜パターンによる耐酸化性マスクに
よって熱酸化処理することにより、酸化膜の露出部分に
あっては、比較的薄いフィールド絶縁膜を、ポリシリコ
ン膜の露出部分にあっては、これよりも厚いフィールド
絶縁膜、または膜厚制御された各露出部分に、同膜厚対
応に複数種類の異なった厚さのフィールド絶縁膜をそれ
ぞれ同時に形成し得る。つまり、１回だけの熱酸化処理
工程によるのみで、所期通りに、同一のチップ上に、複
数種類の異なった厚さのフィールド絶縁膜を同時に形成
でき、この結果、その製造工程を極めて簡略化し得るほ
か、各工程とも比較的簡単で容易に実施可能であるなど
の優れた特長を有するものである。
第１図（ａｌないしくｊｌはこの発明方法の一実施例を
適用した半導体装置の製造工程の概要を模式的に示すそ
れぞれに断面図、第２図ｔａ）ないし（Ｃ）はこの発明
方法の他の実施例による同上半導体装置の製造における
要部工程の概要を各別に模式的に示すそれぞれに断面図
であり、また、第３図ｆａ）ないしくｈ）は従来例方法
による同上半導体装置の製造工程の概要を模式的に示す
それぞれに断面図である。 ｌ・・・・Ｐ型シリコン基板、２．５．１０・・・・酸
化膜、３・・・・窒化膜、４．１９・・・・レジストパ
ターン、６ａ・・・・Ｐ型不純物注入部、６・・・・Ｐ
ウェル領域、７ａ・・・・Ｎ型不純物注入部、７・・・
・Ｎウェル領域、８，９・・・・熱酸化膜、１１．１２
・・・・窒化膜パターン、１４゜１５および２８，２９
．３０・・・・フィールド絶縁膜、１６・・・・ゲート
酸化膜、１７・・・・ゲート電極、１８・・ン側壁酸化
膜、２０・・・・Ｎ３型ソース・ドレイン領域、２１・
・・・Ｐ′″型ソース・ドレイン領域、２２・・・・層
間絶縁膜；２３・・・・電極、２４・・・・ポリシリコ
ン膜、２５・・・・窒化膜パターン、２６．２７・・・
・レジストパターン。
適用した半導体装置の製造工程の概要を模式的に示すそ
れぞれに断面図、第２図ｔａ）ないし（Ｃ）はこの発明
方法の他の実施例による同上半導体装置の製造における
要部工程の概要を各別に模式的に示すそれぞれに断面図
であり、また、第３図ｆａ）ないしくｈ）は従来例方法
による同上半導体装置の製造工程の概要を模式的に示す
それぞれに断面図である。 ｌ・・・・Ｐ型シリコン基板、２．５．１０・・・・酸
化膜、３・・・・窒化膜、４．１９・・・・レジストパ
ターン、６ａ・・・・Ｐ型不純物注入部、６・・・・Ｐ
ウェル領域、７ａ・・・・Ｎ型不純物注入部、７・・・
・Ｎウェル領域、８，９・・・・熱酸化膜、１１．１２
・・・・窒化膜パターン、１４゜１５および２８，２９
．３０・・・・フィールド絶縁膜、１６・・・・ゲート
酸化膜、１７・・・・ゲート電極、１８・・ン側壁酸化
膜、２０・・・・Ｎ３型ソース・ドレイン領域、２１・
・・・Ｐ′″型ソース・ドレイン領域、２２・・・・層
間絶縁膜；２３・・・・電極、２４・・・・ポリシリコ
ン膜、２５・・・・窒化膜パターン、２６．２７・・・
・レジストパターン。
Claims (1)
- シリコン基板、またはウェル上に熱酸化法、ＣＶＤ法な
どにより酸化膜を形成する工程と、前記酸化膜上にＣＶ
Ｄ法などによつて、この酸化膜よりも酸化レートが早く
なるように不純物を濃度制御してドープしたポリシリコ
ン膜を形成する工程と、前記不純物をドープしたポリシ
リコン膜上にＣＶＤ法などにより窒化膜を形成して、こ
の窒化膜の比較的厚さを薄く形成するフィールド絶縁膜
部分、およびこれよりも厚さを厚く形成するフィールド
絶縁膜部分のそれぞれに対応する該当各部分を選択的に
除去して、同該当部分のポリシリコン膜を露出させた窒
化膜パターンを形成する工程と、前記厚さを薄く形成す
るフィールド絶縁膜部分に対応するポリシリコン膜の該
当部分を選択的に除去して、同該当部分の酸化膜を露出
させるか、またはこの酸化膜の露出と共に、前記露出部
分のポリシリコン膜の各膜厚を形成しようとする膜厚対
応に異ならせて選択的に制御する工程と、前記窒化膜パ
ターンを耐酸化性マスクにして熱酸化処理し、前記酸化
膜の露出部分に比較的薄いフィールド絶縁膜を形成し、
かつ前記ポリシリコン膜の露出部分にこれよりも厚いフ
ィールド絶縁膜、または前記ポリシリコン膜の膜厚制御
された各露出部分に同膜厚対応に異なつた厚さのフィー
ルド絶縁膜をそれぞれに形成する工程とを、少なくとも
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203166A JPH0366146A (ja) | 1989-08-04 | 1989-08-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1203166A JPH0366146A (ja) | 1989-08-04 | 1989-08-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0366146A true JPH0366146A (ja) | 1991-03-20 |
Family
ID=16469541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1203166A Pending JPH0366146A (ja) | 1989-08-04 | 1989-08-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0366146A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100943676B1 (ko) * | 2001-05-01 | 2010-02-22 | 파나소닉 주식회사 | 디지털 지도의 형상 벡터의 부호화 방법과 위치 정보전달방법 |
-
1989
- 1989-08-04 JP JP1203166A patent/JPH0366146A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100943676B1 (ko) * | 2001-05-01 | 2010-02-22 | 파나소닉 주식회사 | 디지털 지도의 형상 벡터의 부호화 방법과 위치 정보전달방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08255846A (ja) | 半導体装置及びその製造方法 | |
| JPS6052594B2 (ja) | 半導体素子の製法 | |
| KR100209750B1 (ko) | 씨모스 소자의 구조 및 제조방법 | |
| JPH0366146A (ja) | 半導体装置の製造方法 | |
| JPS6115595B2 (ja) | ||
| JP2917696B2 (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| US4196507A (en) | Method of fabricating MNOS transistors having implanted channels | |
| JPS61156858A (ja) | 相補型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH0831601B2 (ja) | 半導体装置の製造方法 | |
| JPS63128626A (ja) | 半導体集積回路装置のコンタクト形成方法 | |
| JPS5817656A (ja) | 半導体装置の製造方法 | |
| JP3109001B2 (ja) | 半導体装置の製造方法 | |
| JP2633525B2 (ja) | 半導体装置の製造方法 | |
| JPH02162769A (ja) | 相補型薄膜トランジスタの製造方法 | |
| KR930008534B1 (ko) | 듀얼게이트 트랜지스터 제조방법 | |
| JPS61166154A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH01208866A (ja) | 半導体装置の製造方法 | |
| JPH0113230B2 (ja) | ||
| JPH11274492A (ja) | 半導体装置及びその製造方法 | |
| JPS6142171A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JPS6039868A (ja) | 半導体装置の製造方法 | |
| JPS63308382A (ja) | Ｌｄｄ構造を有するトランジスタの製造方法 | |
| JPH03125479A (ja) | 不揮発性記憶素子を有する半導体集積回路の製造方法 | |
| JPH06224379A (ja) | 半導体装置の製造方法 | |
| JPH03285334A (ja) | 半導体装置の製造方法 |