JPS5911634A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5911634A JPS5911634A JP11980482A JP11980482A JPS5911634A JP S5911634 A JPS5911634 A JP S5911634A JP 11980482 A JP11980482 A JP 11980482A JP 11980482 A JP11980482 A JP 11980482A JP S5911634 A JPS5911634 A JP S5911634A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- lead
- resin
- frame
- mold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 239000011347 resin Substances 0.000 claims abstract description 42
- 229920005989 resin Polymers 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 238000000465 moulding Methods 0.000 abstract description 4
- 241000270295 Serpentes Species 0.000 abstract description 3
- 239000011800 void material Substances 0.000 abstract description 2
- 230000000007 visual effect Effects 0.000 abstract 1
- 241000219090 Phaulothamnus spinescens Species 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はレジンパッケージ型半導体装置の製造方法に関
する。
する。
半導体装置のパッケージの一形態として、レジンパッケ
ージで主要部を封止する構造が一般に知られ又いる。こ
のレジンパッケージ型半導体装置の製造におい又は、素
子取付部に素子を取り付け、素子の電極と素子取付部の
周縁に内端を臨ませるリードの内端をワイヤで接続した
リードフレームを、下型と上型とからなるモールド型に
挾み込み、下型に設けたゲートからキャピテイに溶融し
たレジンな圧入してキャビティに充満させ、この状態で
キュアを行なっ℃レジンを硬化させ、その後にモールド
型を開くことによって封止（パッケージング）を行なっ
ている。
ージで主要部を封止する構造が一般に知られ又いる。こ
のレジンパッケージ型半導体装置の製造におい又は、素
子取付部に素子を取り付け、素子の電極と素子取付部の
周縁に内端を臨ませるリードの内端をワイヤで接続した
リードフレームを、下型と上型とからなるモールド型に
挾み込み、下型に設けたゲートからキャピテイに溶融し
たレジンな圧入してキャビティに充満させ、この状態で
キュアを行なっ℃レジンを硬化させ、その後にモールド
型を開くことによって封止（パッケージング）を行なっ
ている。
ところで、前記ゲートから溶融したレジンがキャビティ
内に流れ込むと、このレジンによっ℃キャピテイ内の空
気はゲートとは反対の位置に設けられ又いるエアベン・
トから抜は出る。レジンの流入と空気の抜けが対応すれ
ばよい訳であるが、キャビティ内には多数のリード等が
延在していることもあっ又、レジンの流れが乱れてしま
い、レジン中に空気を巻き込んでしまい、レジン硬化後
にリード界面およびレジン中に気泡（ボトド）が発生し
たり、レジンパッケージの外周面に気泡残留付着による
窪みが発生する。
内に流れ込むと、このレジンによっ℃キャピテイ内の空
気はゲートとは反対の位置に設けられ又いるエアベン・
トから抜は出る。レジンの流入と空気の抜けが対応すれ
ばよい訳であるが、キャビティ内には多数のリード等が
延在していることもあっ又、レジンの流れが乱れてしま
い、レジン中に空気を巻き込んでしまい、レジン硬化後
にリード界面およびレジン中に気泡（ボトド）が発生し
たり、レジンパッケージの外周面に気泡残留付着による
窪みが発生する。
これらのボイドあるいは窪みはいずれもレジンパッケー
ジの厚さが２〜３ｍ＋ｎと薄いこともあっ℃、耐湿性の
低下の原因となり、また外観性も低下する。
ジの厚さが２〜３ｍ＋ｎと薄いこともあっ℃、耐湿性の
低下の原因となり、また外観性も低下する。
ところで、本発明者はこれらボイドおよび窪みの発生率
はゲートとゲートに最初に臨むリード側面との間隔に表
有することを繰返し行なう各種の実験によって知見した
。すなわち、第１図は実験によっ℃得た界面ボイドおよ
びレジン中ボイドならびにレジン外面窪みの発生率特性
を示すグラフである。ここでレジン中ボイドおよび窪み
は蛇の目状となり、かつ相互に近似ｌ−だ発生率特性を
示すことからスネークアイと呼ぶことにする。このグラ
フは縦軸に界面ボイドおよびスネークアイの発生率を、
横軸にゲートと最初のリードの側面との距離ｌをとった
ものであるが、界面ボイド曲線Ａはｅがｔｍｍを越えた
場合では発生せず、ｌが１ｍｍよりも小さくなるにつれ
て徐々に発生率が高くなる傾向を示す。また、スネーク
アイ曲線Ｂはｌが１ ｍｍ以下の場合は発生しないが、
ｌが１１１１ｍを越え１大きくなるにつれ℃徐々に増大
する傾向を示している。
はゲートとゲートに最初に臨むリード側面との間隔に表
有することを繰返し行なう各種の実験によって知見した
。すなわち、第１図は実験によっ℃得た界面ボイドおよ
びレジン中ボイドならびにレジン外面窪みの発生率特性
を示すグラフである。ここでレジン中ボイドおよび窪み
は蛇の目状となり、かつ相互に近似ｌ−だ発生率特性を
示すことからスネークアイと呼ぶことにする。このグラ
フは縦軸に界面ボイドおよびスネークアイの発生率を、
横軸にゲートと最初のリードの側面との距離ｌをとった
ものであるが、界面ボイド曲線Ａはｅがｔｍｍを越えた
場合では発生せず、ｌが１ｍｍよりも小さくなるにつれ
て徐々に発生率が高くなる傾向を示す。また、スネーク
アイ曲線Ｂはｌが１ ｍｍ以下の場合は発生しないが、
ｌが１１１１ｍを越え１大きくなるにつれ℃徐々に増大
する傾向を示している。
この点をさらに検討してみたところ、ゲートとそのゲー
ト幅に対向する最初のリードの側面との間隔に不均一も
一つの要因となつ又いることが明らかにされた。
ト幅に対向する最初のリードの側面との間隔に不均一も
一つの要因となつ又いることが明らかにされた。
そこで、本発明者はこれらのデータからし１、ゲートと
そのゲート幅に対向する最初のリードの側面との間隔を
等距離に設定することを思い立ち本発明を成した。
そのゲート幅に対向する最初のリードの側面との間隔を
等距離に設定することを思い立ち本発明を成した。
したがって、本発明の目的は界面ボイドやスネークアイ
が殆ど発生しない耐湿性が優れ外観性の良好な半導体装
置の製造方法を提供することにある。
が殆ど発生しない耐湿性が優れ外観性の良好な半導体装
置の製造方法を提供することにある。
このような目的を達成するために本発明は、素子取付部
に素子を固足するとともに、この素子取付部の周縁に臨
むリード内端と素子の電極とをワイヤで接続したリード
フレームをモールド型に挾み込み、モールド型枠のゲー
トから溶融レジンを圧入して素子およびリード内端部を
モールドする半導体装置の製造方法におい罠、前記ゲー
トの位置をそのゲートに最初に臨むリードの側面部分と
し、かつ少なくともゲートとそのゲート幅に対向するリ
ード側面との間隔を等距離としたものであって、以下実
施例により本発明を説明する。
に素子を固足するとともに、この素子取付部の周縁に臨
むリード内端と素子の電極とをワイヤで接続したリード
フレームをモールド型に挾み込み、モールド型枠のゲー
トから溶融レジンを圧入して素子およびリード内端部を
モールドする半導体装置の製造方法におい罠、前記ゲー
トの位置をそのゲートに最初に臨むリードの側面部分と
し、かつ少なくともゲートとそのゲート幅に対向するリ
ード側面との間隔を等距離としたものであって、以下実
施例により本発明を説明する。
第２図は本発明の一実施例によるレジンパッケージ型半
導体装置の製造方法を示す平面図、第３図は同じくレジ
ンモールド状態を示す一部の断面図、第４図は完成品で
ある半導体装置を示す正面図である。
導体装置の製造方法を示す平面図、第３図は同じくレジ
ンモールド状態を示す一部の断面図、第４図は完成品で
ある半導体装置を示す正面図である。
この実施例にあっ又は、あらかじめリードフレームの形
状寸法を従来の場合と異るようにし℃おく。すなわち、
リードフレーム１は一般に金属薄板を打ち抜いて所望パ
ターンに形成するが、そのパターンの如何を問わず、こ
れらリードフレーム１は第２図でも示すように、素子２
を取り付ける素子取付部（タブ）３、この素子取付部３
に向かつ工内端を延在させる複数のり一部４、レジンモ
ールド時に圧入される溶融レジンの流出を防止する役割
を果すダム片５、前記素子取付部３を支持するタブリー
ド６、前記各部を支持する枠部７とからなっている。ま
た、リード４はダム片５を隔てて内側をインナーリード
８、外側をアウターリード９と称している。インナーリ
ード８の殆どは後述するレジンモールドによるレジンパ
ッケージで被われ、アウターリード９はレジンパッケー
ジから突出し、製品の電極端子となる。また、レジンモ
ールドにあっ工は、溶融したレジンは第２図 ゛
および第３図の矢印１０で示すように、リードフＶ−Ａ
ｌ（Ｆ）一部の枠部７に臨むモールド型１１のゲート１
２から圧入される。モールド型１１は上。
状寸法を従来の場合と異るようにし℃おく。すなわち、
リードフレーム１は一般に金属薄板を打ち抜いて所望パ
ターンに形成するが、そのパターンの如何を問わず、こ
れらリードフレーム１は第２図でも示すように、素子２
を取り付ける素子取付部（タブ）３、この素子取付部３
に向かつ工内端を延在させる複数のり一部４、レジンモ
ールド時に圧入される溶融レジンの流出を防止する役割
を果すダム片５、前記素子取付部３を支持するタブリー
ド６、前記各部を支持する枠部７とからなっている。ま
た、リード４はダム片５を隔てて内側をインナーリード
８、外側をアウターリード９と称している。インナーリ
ード８の殆どは後述するレジンモールドによるレジンパ
ッケージで被われ、アウターリード９はレジンパッケー
ジから突出し、製品の電極端子となる。また、レジンモ
ールドにあっ工は、溶融したレジンは第２図 ゛
および第３図の矢印１０で示すように、リードフＶ−Ａ
ｌ（Ｆ）一部の枠部７に臨むモールド型１１のゲート１
２から圧入される。モールド型１１は上。
型１３と下型１４とからなり、下型１４に設けられたゲ
ート溝１５とリードフレーム１０枠部７とによっ又ゲー
ト１２を形作るとともに、上型１３と下型１４とによっ
℃レジンを圧入する空間（キャビティ）１６を形作る。
ート溝１５とリードフレーム１０枠部７とによっ又ゲー
ト１２を形作るとともに、上型１３と下型１４とによっ
℃レジンを圧入する空間（キャビティ）１６を形作る。
そこで、この実施例ではゲート１２の先端、すなわちゲ
ート溝１５が重なるリードフレーム１の枠部７部分の内
周面と、ゲート１２に最初に臨むリード（ゲート対面リ
ード１７）の側面との間隔ｌの長さを、第１図で示すグ
ラフにおいて示されルヨウに、レジンモールド時に界面
ボイド、スネークアイが発生しない長さ、すなわち１ｍ
ｍとする。
ート溝１５が重なるリードフレーム１の枠部７部分の内
周面と、ゲート１２に最初に臨むリード（ゲート対面リ
ード１７）の側面との間隔ｌの長さを、第１図で示すグ
ラフにおいて示されルヨウに、レジンモールド時に界面
ボイド、スネークアイが発生しない長さ、すなわち１ｍ
ｍとする。
このため、ゲート対面リード１７のゲート対面部１８は
リードフレーム１の枠部７１Ｃ向かつて突出しかつその
線は枠部７の内周面に平行に延在し℃いる。
リードフレーム１の枠部７１Ｃ向かつて突出しかつその
線は枠部７の内周面に平行に延在し℃いる。
このようなリードフレーム１を用いて半導体装置を製造
するには、第１図に示すように、素子取付部３に素子（
ベレット）２を固定するとともに、この素子２の電極と
これに対石するリード４の内端とをワイヤ１９で接続す
る。その後、第３図で示すように、このリードフレーム
１をモールド型１１に挾み込んだ後、ゲート１２からキ
ャビティ１６内に溶融レジン２０を圧入した後、キエア
し又溶融レジン２０を硬化させる。つぎに、モールド型
１１からリードフレーム１を取り出し℃不要なダム片５
．枠部７を切断除去し、レジンパッケージ２１から突出
するリード４（アウターリード９）を折り曲げて第４図
に示すような半導体装置２２を製造する〇 このような実施例によれば、レジンモールド時に空気の
押し出しが充分に行なえるため、完成品となった状態で
のレジンパッケージ２１には界面ボイドおよびスネーク
アイは発生しない。したがって、耐湿性が向上するとと
もに、レジンパッケージ２１の表面に窪みもないことか
ら外観不良品となることもなくなり、歩留も向上する。
するには、第１図に示すように、素子取付部３に素子（
ベレット）２を固定するとともに、この素子２の電極と
これに対石するリード４の内端とをワイヤ１９で接続す
る。その後、第３図で示すように、このリードフレーム
１をモールド型１１に挾み込んだ後、ゲート１２からキ
ャビティ１６内に溶融レジン２０を圧入した後、キエア
し又溶融レジン２０を硬化させる。つぎに、モールド型
１１からリードフレーム１を取り出し℃不要なダム片５
．枠部７を切断除去し、レジンパッケージ２１から突出
するリード４（アウターリード９）を折り曲げて第４図
に示すような半導体装置２２を製造する〇 このような実施例によれば、レジンモールド時に空気の
押し出しが充分に行なえるため、完成品となった状態で
のレジンパッケージ２１には界面ボイドおよびスネーク
アイは発生しない。したがって、耐湿性が向上するとと
もに、レジンパッケージ２１の表面に窪みもないことか
ら外観不良品となることもなくなり、歩留も向上する。
なお、本発明は前記実施例に限定されない。たとえば、
リードは十文字状に４方向に延在する構造でもよい、 以上のように、本発明によれば、界面ボイドやスネーク
アイが殆ど発生しないことから耐湿性が優れ、外観性が
良好な半導体装置を製造することができるため、歩留向
上によるコスト低減が図れる。
リードは十文字状に４方向に延在する構造でもよい、 以上のように、本発明によれば、界面ボイドやスネーク
アイが殆ど発生しないことから耐湿性が優れ、外観性が
良好な半導体装置を製造することができるため、歩留向
上によるコスト低減が図れる。
第１図は界面ボイドおよびスネークアイの発生率を示す
グラフ、 第２図は本発明の一実施例による半導体装置の製造方法
を示す平面図、 第３図は同じくモールド状態の一部を示す断面図そし工
、 第４図は完成品である半導体装置の正面図である。 １・・・リードフレーム、２・・・素子、４・・・リー
ド、７・・・枠部、１１・・・モールド型、１２・・・
ゲート、１５・・・ゲ−）溝、１６・・・キャビティ、
１７・・・ケート対面リード、１８・・・ゲート対面部
、１９・・・ワイヤ、２０・・・溶融レジン、２１・・
・レジンパッケージ、２２・・・半導体装置。 代理人 弁理士 薄 １）利 ！゛１第 １ 図 聞１南ア（次１ルン 第 ２ 図 第 ３ 図 第 ４ 図
グラフ、 第２図は本発明の一実施例による半導体装置の製造方法
を示す平面図、 第３図は同じくモールド状態の一部を示す断面図そし工
、 第４図は完成品である半導体装置の正面図である。 １・・・リードフレーム、２・・・素子、４・・・リー
ド、７・・・枠部、１１・・・モールド型、１２・・・
ゲート、１５・・・ゲ−）溝、１６・・・キャビティ、
１７・・・ケート対面リード、１８・・・ゲート対面部
、１９・・・ワイヤ、２０・・・溶融レジン、２１・・
・レジンパッケージ、２２・・・半導体装置。 代理人 弁理士 薄 １）利 ！゛１第 １ 図 聞１南ア（次１ルン 第 ２ 図 第 ３ 図 第 ４ 図
Claims (1)
- １、 素子取付部に素子を固定するとともに、この素子
取付部の周縁に臨むリード内端と素子の電極とをワイヤ
で一統した、リードフレームをモールド型に挾み、モー
ルド型枠のゲートから溶融レジンを圧入して素子および
リード内端部をモールドする半導体装置の製造方法にお
いて、前記ゲートの位置をそのゲートに最初に臨むリー
ドの側面部分とし、かつ少なくともゲートとそのゲート
幅との間隔を１１１１［１１としてレジンモールドを対
向するリード側面との間隔は等距離にあることを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11980482A JPS5911634A (ja) | 1982-07-12 | 1982-07-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11980482A JPS5911634A (ja) | 1982-07-12 | 1982-07-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5911634A true JPS5911634A (ja) | 1984-01-21 |
Family
ID=14770630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11980482A Pending JPS5911634A (ja) | 1982-07-12 | 1982-07-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911634A (ja) |
-
1982
- 1982-07-12 JP JP11980482A patent/JPS5911634A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1276150B1 (en) | Resin-encapsulated electronic device | |
| JP2000012595A (ja) | ワイヤボンディング方法 | |
| JPS5911634A (ja) | 半導体装置の製造方法 | |
| JPS5923525A (ja) | 半導体装置 | |
| JP3246769B2 (ja) | 半導体装置及びその製造方法 | |
| WO1986002200A1 (en) | Lead frame having improved arrangement of supporting leads and semiconductor device employing the same | |
| JP3564743B2 (ja) | 半導体素子封止用金型 | |
| JP3070795B2 (ja) | 半導体装置用箱形樹脂成形体の成形方法およびそれによって成形された箱形樹脂成形体 | |
| JPS6197955A (ja) | リ−ドフレ−ム | |
| JPS59969B2 (ja) | 半導体装置の封止方法 | |
| JP2855787B2 (ja) | 樹脂封止型半導体装置製造用金型並びにそれを用いた樹脂封止型半導体装置の製造方法 | |
| KR0152908B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS5841660B2 (ja) | ガラスフウシハンドウタイソウチノセイゾウホウホウオヨビ ソノホウホウニオイテモチイルリ−ドフレ−ム | |
| JPH0653264A (ja) | 半導体装置の製造方法 | |
| JPS5812453Y2 (ja) | 半導体装置のリ−ドフレ−ム構体 | |
| JPH0228353A (ja) | 樹脂封止型半導体装置 | |
| JPS624857B2 (ja) | ||
| JPS592355A (ja) | 半導体パツケ−ジ用リ−ドフレ−ム及びそれを用いた半導体装置 | |
| JPH0590315A (ja) | 樹脂封止金型 | |
| JPH05129353A (ja) | 半導体製造装置 | |
| JPH1012647A (ja) | 半導体装置の製造方法 | |
| JPH01318257A (ja) | 樹脂封止型電子部品用リードフレーム | |
| JPH05251587A (ja) | 樹脂封止半導体装置 | |
| JPS60253235A (ja) | 半導体装置の製造方法 | |
| JPH05175398A (ja) | 樹脂封止型半導体装置の製造方法 |