JPH0653264A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0653264A
JPH0653264A JP22502992A JP22502992A JPH0653264A JP H0653264 A JPH0653264 A JP H0653264A JP 22502992 A JP22502992 A JP 22502992A JP 22502992 A JP22502992 A JP 22502992A JP H0653264 A JPH0653264 A JP H0653264A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
protrusion
lower molds
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22502992A
Other languages
English (en)
Other versions
JP3128976B2 (ja
Inventor
Hirotaka Kobayashi
寛隆 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP22502992A priority Critical patent/JP3128976B2/ja
Publication of JPH0653264A publication Critical patent/JPH0653264A/ja
Application granted granted Critical
Publication of JP3128976B2 publication Critical patent/JP3128976B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体チップの位置を常に一定箇所に保持し
た状態で樹脂封止することができる半導体装置の製造方
法を提供する。 【構成】 上下金型31、32のうち少なくとも一方の
金型32の主型面33に突起部34を形成し、この突起
部34側に半導体チップ1を付勢させた状態に保持し
て、上下金型31、32のキャビティ36内に樹脂を充
填する。これにより半導体チップ1は上下に変動するこ
となく樹脂封止されるようになる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止タイプの半導
体装置の製造方法に関するものである。
【0002】
【従来の技術】図6は従来の半導体装置の製造方法を説
明する側断面図である。図において、51は半導体チッ
プ、52はインナリード、53は絶縁テープ(固定部
材)であり、半導体チップ51の電極部54とインナリ
ード52とはワイヤ55を介して接続されている。
【0003】これらの構成部材を上下金型を用いて樹脂
封止する場合は、まず図示のように上金型61と下金型
62とをクランプして、そのキャビティ63内に半導体
チップ51を配置する。続いて、図示せぬランナ及びゲ
ートを通して上下金型61、62のキャビティ63内に
樹脂を充填する。これにより、上述した各構成部材が樹
脂によって封止される。
【0004】
【発明が解決しようとする課題】しかしながら従来の製
造方法においては、上下金型61、62のキャビティ6
3内に樹脂を注入した際、半導体チップ51の上下位置
が樹脂の注入圧によって変動し、樹脂硬化後の半導体チ
ップ51の位置が上側又は下側に偏倚してしまうという
問題があった。また、これが原因で、パッケージ表面に
ワイヤ55が露出したり、樹脂の未充填が発生したり、
さらにはインナリード52と半導体チップ51のエッジ
とが接触してしまうなど、種々の不具合が生じていた。
【0005】さらに、ディプレス加工を施したリードフ
レームを採用した場合は、その寸法出しの難易度からリ
ードフレーム形状にバラツキが生じ、これによってキャ
ビティ63内での半導体チップ51の上下位置が偏倚し
たり、半導体チップ51が傾いて保持されるなどの問題
も抱えていた。
【0006】本発明は、上記問題を解決するためになさ
れたもので、半導体チップの位置を常に一定箇所に保持
した状態で樹脂封止することができる半導体装置の製造
方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、上面に電極部が設けられ
た半導体チップと、この半導体チップ上に配置されたイ
ンナリードと、半導体チップとインナリードとの間に設
けられた固定部材とを、上下金型を用いて樹脂封止する
ための半導体装置の製造方法において、上下金型のうち
少なくとも一方の金型の主型面に突起部を形成し、この
突起部側に半導体チップを付勢させた状態に保持して、
上下金型のキャビティ内に樹脂を充填するようにしたも
のである。
【0008】
【作用】本発明の半導体装置の製造方法においては、上
下金型のキャビティ内に配置された半導体チップが一方
の金型の主型面に設けた突起部側に付勢された状態で保
持されるため、この状態からキャビティ内に樹脂を充填
させるようにすれば、半導体チップは、上下に変動する
ことなく常に一定箇所に保持され且つその位置は上述し
た突起部によって規制される。
【0009】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図1は本発明の一実施例を説明する側断面
図である。図において、1は半導体チップであり、この
半導体チップ1の上面には複数の電極部2(図では1個
だけ表示)が設けられている。この半導体チップ1上に
は絶縁テープ3(固定部材)を介してインナリード4が
配置されている。また、半導体チップ1の電極部2とイ
ンナリード4とはワイヤ5を介して接続されている。
【0010】一方、図中31は上金型、32は下金型で
あり、これら上下金型31、32のうち一方の金型、す
なわち下金型32の主型面33には突起部34が設けら
れている。この下金型32の突起部34は、他方の上金
型31の主型面35に向けて所定量だけ突出して形成さ
れており、この突起部34の突出量によってキャビティ
36内での半導体チップ11の上下位置が規定される。
【0011】ところで、半導体チップ11を上下金型3
1、32のキャビティ36内に配置する前の状態では、
図2に示すように、インナリード4の先端側が幾分下方
に傾斜したかたちで形成されている。こうした状態の構
成部材を図1に示すように上下金型31、32でクラン
プして、そのキャビティ36内に半導体チップ1を配置
しようとすると、そのクランプ途中において、まず下金
型32の突起部34が半導体チップ1の下面に当接す
る。さらに上下金型31、32のクランプを進行させる
と、それに伴ってインナリード4の先端側が半導体チッ
プ1の下面と下金型32の突起部34との圧接によって
徐々に押し戻されていく。そして、クランプが完了した
時点では、インナリード4の先端側はほぼ水平に保持さ
れるとともに、半導体チップ1はインナリード4の弾性
力によって下金型32の突起部34側に付勢された状態
で位置決め保持される。
【0012】このような状態の下で上下金型31、32
のキャビティ36内に樹脂を充填した場合、半導体チッ
プ1は、インナリード4の弾性力によって突起部34側
に付勢されているため、樹脂の注入圧がかかっても上下
に変動することはない。すなわち、キャビティ36内の
半導体チップ1はインナリード4の弾性力により常に一
定箇所に保持された状態で樹脂封止される。
【0013】そのうえ、図例のようにディプレス加工を
施したリードフレームを採用した場合でも、上下金型3
1、32のキャビティ36内における半導体チップ1の
位置は下金型32の突起部34によって一定箇所に規制
される。
【0014】なお、上記実施例においては、半導体チッ
プ1の電極部2とインナリード4とがワイヤ15を介し
て接続されたものを、上下金型31、32によって樹脂
封止する場合について説明したが、本発明の製造方法の
適用はこのタイプに限定されるものではない。すなわ
ち、図3に示すように、半導体チップ21の電極部(不
図示)とインナリード22とがバンプ23(固定部材)
によって接続された、いわゆるTAB(Tape Au
tomated Bonding)方式の半導体装置に
対しても適用可能である。
【0015】このTAB方式の場合においては、上下金
型31、32のキャビティ36内に半導体チップ21を
配置する前の状態でインナリード22の先端側が図4に
示すように幾分下方に傾いて形成されているが、上下金
型31、32をクランプする際の半導体チップ21の下
面と下金型32の突起部34との圧接によって図3に示
すように略水平に保持される。この状態で、半導体チッ
プ21はインナリード22の弾性力により下金型32の
突起部34側に付勢され、且つその位置は下金型32の
突起部34によって規制される。
【0016】さらに上記いずれの場合においても、上下
金型31、32のうち、下金型32側に突起部34が設
けられているが、これとは反対に、図5に示す如く上金
型31の主型面35に突起部34が設けられる場合も考
えられる。このような場合は、上下金型31、32のキ
ャビティ36内に半導体チップ21を配置する前の状態
でインナリード22の先端側が幾分上方に傾斜したかた
ちで形成されており、上下金型31、32をクランプす
る際の突起部34との圧接によってインナリード22は
図5に示すように略水平に保持される。この状態におい
ても、半導体チップ21はインナリード22の弾性力に
より上金型31の突起部34側に付勢され、且つその位
置は上金型31の突起部34によって規制される。
【0017】
【発明の効果】以上、説明したように本発明の半導体装
置の製造方法によれば、上下金型のうち一方の金型の主
型面に設けた突起部側に半導体チップを付勢させた状態
で保持し、この状態からキャビティ内に樹脂を充填する
ようにしたので、樹脂の注入圧がかかっても半導体チッ
プは上下に変動することなく常に一定箇所に保持された
状態で樹脂封止されるようになる。これにより樹脂硬化
後の半導体チップの位置精度が格段に高められ、もって
半導体装置の薄型化が可能となる。
【0018】さらに、本発明によれば、ディプレス加工
を施したリードフレームを採用した場合でも、上下金型
のキャビティ内での半導体チップの位置が上述の突起部
によって一定箇所に規制されるようになるため、従来の
ようにリードフーム形状に多少のバラツキがあっても半
導体チップが傾いて保持されるようなことはない。ま
た、これによってリードフレームのディプレス量の許容
幅を従来よりも大きく設定できるようになるため、リー
ドフレームの寸法出しの難易度が大幅に緩和される。
【図面の簡単な説明】
【図1】本発明の一実施例を説明する側断面図である。
【図2】クランプ前のリードフレーム形状を説明する図
である。
【図3】本発明の他の実施例を説明する側断面図であ
る。
【図4】クランプ前のリードフレーム形状を説明する図
である。
【図5】本発明のさらに他の実施例を説明する側断面図
である。
【図6】従来の半導体装置の製造方法を説明する側断面
図である。
【符号の説明】
1、21 半導体チップ 2 電極部 3 絶縁テープ(固定部材) 4、22 インナリード 23 バンプ(固定部材) 31 上金型 32 下金型 33、35 主型面 34 突起部 36 キャビティ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 上面に電極部が設けられた半導体チップ
    と、この半導体チップ上に配置されたインナリードと、
    前記半導体チップと前記インナリードとの間に設けられ
    た固定部材とを、上下金型を用いて樹脂封止するための
    半導体装置の製造方法において、 前記上下金型のうち少なくとも一方の金型の主型面に突
    起部を形成し、この突起部側に前記半導体チップを付勢
    させた状態に保持して、前記上下金型のキャビティ内に
    樹脂を充填するようにしたことを特徴とする半導体装置
    の製造方法。
JP22502992A 1992-07-31 1992-07-31 半導体装置の製造方法 Expired - Fee Related JP3128976B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22502992A JP3128976B2 (ja) 1992-07-31 1992-07-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22502992A JP3128976B2 (ja) 1992-07-31 1992-07-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0653264A true JPH0653264A (ja) 1994-02-25
JP3128976B2 JP3128976B2 (ja) 2001-01-29

Family

ID=16822950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22502992A Expired - Fee Related JP3128976B2 (ja) 1992-07-31 1992-07-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3128976B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0807972A2 (en) 1996-05-09 1997-11-19 Oki Electric Industry Co., Ltd. Semiconductor device and method of its fabrication
WO1999050908A1 (fr) * 1998-03-26 1999-10-07 Seiko Epson Corporation Procede de fabrication de dispositif a semi-conducteur, appareil pour le moulage de dispositif a semi-conducteur et semi-conducteur
KR100260993B1 (ko) * 1997-11-28 2000-07-01 김규현 칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한 몰드구조

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0807972A2 (en) 1996-05-09 1997-11-19 Oki Electric Industry Co., Ltd. Semiconductor device and method of its fabrication
EP0807972A3 (en) * 1996-05-09 2000-05-31 Oki Electric Industry Co., Ltd. Semiconductor device and method of its fabrication
US6258621B1 (en) 1996-05-09 2001-07-10 Oki Electric Industry Co., Ltd. Method of fabricating a semiconductor device having insulating tape interposed between chip and chip support
KR100260993B1 (ko) * 1997-11-28 2000-07-01 김규현 칩 어레이 볼 그리드 어레이 패키지의 몰드금형 및 이를 이용한 몰드구조
WO1999050908A1 (fr) * 1998-03-26 1999-10-07 Seiko Epson Corporation Procede de fabrication de dispositif a semi-conducteur, appareil pour le moulage de dispositif a semi-conducteur et semi-conducteur
US6821822B1 (en) 1998-03-26 2004-11-23 Seiko Epson Corporation Method of manufacturing semiconductor device, molding device for semiconductor device, and semiconductor device

Also Published As

Publication number Publication date
JP3128976B2 (ja) 2001-01-29

Similar Documents

Publication Publication Date Title
JPH1167809A (ja) 半導体装置
US5214846A (en) Packaging of semiconductor chips
US5289033A (en) Packaging of semiconductor chips with resin
JP3173250B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0653264A (ja) 半導体装置の製造方法
JPS62115834A (ja) 半導体封止装置
JPH10270606A (ja) パッケージ型半導体装置の構造
JP3036339B2 (ja) 半導体装置
JPH0821667B2 (ja) リードフレーム
JPH06132458A (ja) 樹脂封止型半導体装置およびそのリードフレーム
JP2555931B2 (ja) 半導体装置の製造方法
JPH04317363A (ja) ダイパッドレス樹脂封止型半導体装置とその製造方法
JPH05326587A (ja) 樹脂封止型半導体装置の樹脂封止方法及びその装置
JPH06196609A (ja) リードフレームおよびそれを用いた半導体装置
JPH09199639A (ja) 半導体装置およびその成形方法
JPH0595014A (ja) 封止体形成方法
JP3185354B2 (ja) 半導体装置の製造方法及び半導体装置の樹脂封止装置
JPH07193179A (ja) リードフレーム
JP2925375B2 (ja) 電子部品におけるモールド部の成形方法
JPH08162596A (ja) リードフレーム及び半導体装置
JPH0629340A (ja) 樹脂封止型半導体装置用成形金型及びそれに用いた半導体チップの樹脂封止方法
JPH0653362A (ja) 半導体装置及びその製造方法
JP2582534B2 (ja) 半導体装置の製造方法
JPH05102217A (ja) 半導体装置およびその製造方法並びにそれに使用される成形装置
JP2003045905A (ja) 樹脂封止方法及び樹脂封止装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees