JPS5923525A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5923525A JPS5923525A JP13198082A JP13198082A JPS5923525A JP S5923525 A JPS5923525 A JP S5923525A JP 13198082 A JP13198082 A JP 13198082A JP 13198082 A JP13198082 A JP 13198082A JP S5923525 A JPS5923525 A JP S5923525A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- gate
- lead
- package
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 239000011347 resin Substances 0.000 claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 23
- 238000002347 injection Methods 0.000 claims abstract 2
- 239000007924 injection Substances 0.000 claims abstract 2
- 238000000465 moulding Methods 0.000 claims description 4
- 239000011800 void material Substances 0.000 abstract description 5
- 239000008188 pellet Substances 0.000 abstract description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 abstract 2
- 238000000034 method Methods 0.000 abstract 1
- 238000001746 injection moulding Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Casting Or Compression Moulding Of Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はトランスファまたはインジェクション成形する
レジンモールド型の半導体装置に関するものである。
レジンモールド型の半導体装置に関するものである。
トランスファまたはインジェクション成形によって形成
されるレジンモールド型のパッケージでは、成形時に発
生するボイドが重要な問題となる。
されるレジンモールド型のパッケージでは、成形時に発
生するボイドが重要な問題となる。
例えばM′4.1図に示すリードフレーム1に半導体素
子ベレット2を搭載してこれをレジンモールドする場合
、キャピテイ3の一側に形成したレジン圧入用のゲート
4と、このゲート4に最も近いリード5との距離、Cの
大きさによって異なるボイド現象が発生する。即ち、第
2図に示すように、ゲート直前のサブランナが角度を有
するだめゲート4とリード5との距離lが太きいときに
は同図上側にレジンが供給され易く、Aの方向のレジン
はリード5に当たってから充ガ1されるため図示のよう
なボイドX、がゲート4の下側に形成される。寸だ、距
離pが小さいときには同図B方向のレジンの流れによυ
リード5の上側が陰になり、ここに空気がトラップされ
てボイドX、となシ、最終的にはそのボイドが潰れてレ
ジンとリード界面との隙間となる。このようなボイドや
隙間が形成されると耐湿性が低下し、リード等に腐蝕が
生じることになる。
子ベレット2を搭載してこれをレジンモールドする場合
、キャピテイ3の一側に形成したレジン圧入用のゲート
4と、このゲート4に最も近いリード5との距離、Cの
大きさによって異なるボイド現象が発生する。即ち、第
2図に示すように、ゲート直前のサブランナが角度を有
するだめゲート4とリード5との距離lが太きいときに
は同図上側にレジンが供給され易く、Aの方向のレジン
はリード5に当たってから充ガ1されるため図示のよう
なボイドX、がゲート4の下側に形成される。寸だ、距
離pが小さいときには同図B方向のレジンの流れによυ
リード5の上側が陰になり、ここに空気がトラップされ
てボイドX、となシ、最終的にはそのボイドが潰れてレ
ジンとリード界面との隙間となる。このようなボイドや
隙間が形成されると耐湿性が低下し、リード等に腐蝕が
生じることになる。
したがって本発明の目的は、レジンモールドパッケージ
内へのボイドやリード界面の隙間を防止して信頼性の高
いパッケージの半導体装置を4是供することにある。
内へのボイドやリード界面の隙間を防止して信頼性の高
いパッケージの半導体装置を4是供することにある。
この目的を達成するために本発明はゲートとリードとの
距離を0.9〜l、 l vtxに設定するものである
。
距離を0.9〜l、 l vtxに設定するものである
。
即ち、本発明者がゲートとリードとの距離lを種々に変
化させてレジンモールドを行なりだところ、第3図に示
す特性が得られた。これによると、石が略1 anti
より小さくなるとリード界面におけるレジンとの隙間が
急激に増加する。また、Jが1罷よシも大きくなるとゲ
ート近傍のボイドが漸増することが判る。更に、同時に
レジンによるクプの圧さ方向の変形を検討したところ、
第4図に示すようにτが1tnm近傍でタブの変形が零
に近いことが判明した。
化させてレジンモールドを行なりだところ、第3図に示
す特性が得られた。これによると、石が略1 anti
より小さくなるとリード界面におけるレジンとの隙間が
急激に増加する。また、Jが1罷よシも大きくなるとゲ
ート近傍のボイドが漸増することが判る。更に、同時に
レジンによるクプの圧さ方向の変形を検討したところ、
第4図に示すようにτが1tnm近傍でタブの変形が零
に近いことが判明した。
したがって、本発明にあってはゲートと、ゲートに最も
近いリードとの距離看を0.9〜1.1 rnmに設定
しているのである。
近いリードとの距離看を0.9〜1.1 rnmに設定
しているのである。
しかしながら、現在の半導体装置では前記看は製品外形
上から一義的に決定されるため、この寸法を確保出来な
い。
上から一義的に決定されるため、この寸法を確保出来な
い。
第5図(5)、(B)はり一ド5のインナリード6をア
ウタリード7に対して幅方向にずらして1寸法を確保す
る。また、第6図(5)、(B)はインナリード6の幅
寸法を増減して1寸法を設定する。この−JJう合。
ウタリード7に対して幅方向にずらして1寸法を確保す
る。また、第6図(5)、(B)はインナリード6の幅
寸法を増減して1寸法を設定する。この−JJう合。
第7図(A) 、 (B)のようにインナリード6のゲ
ート対向部位に突部8や凹部9を形成するようにしても
よい。これらの突部や凹部は、第8同図、 (B)のよ
うに半円形の突部8Aや凹部9Aであってもよい。
ート対向部位に突部8や凹部9を形成するようにしても
よい。これらの突部や凹部は、第8同図、 (B)のよ
うに半円形の突部8Aや凹部9Aであってもよい。
更に第9図のようにインナリード6の一側にダミーリー
ド10を設けるようにしてもよい。
ド10を設けるようにしてもよい。
以上のように本発明の半導体装置はゲートとリードとの
距IV16−gを0.9〜1.1鶴に設定したので、パ
ッケージ内へのボイドやリード界面のレジン隙゛間の両
方を同時に防止してパッケージの耐湿性を向上すること
ができ、かつ一方ではタブの変形を防止する等して信頼
性を向上することができるという効果を奏する。
距IV16−gを0.9〜1.1鶴に設定したので、パ
ッケージ内へのボイドやリード界面のレジン隙゛間の両
方を同時に防止してパッケージの耐湿性を向上すること
ができ、かつ一方ではタブの変形を防止する等して信頼
性を向上することができるという効果を奏する。
第1図はレジンモールドパッケージをm [111スる
ためのリード平面図、 第2図は従来の不具合を説明するだめの縦断面図、 第3図および第4図は1寸法に対する特性図、第4図な
いし第10図は本発明に係るリードの平面図である。 1・・・リードフレーム、2・・・ベレット、3・・・
キャピテイ、4・・・ゲート、5・・・リード、6・・
・インナリード、7・・・アウタリード、8・・・突起
、9・・・凹部、10・・・ダミーリード、11・・・
穴、)・・・ゲートとリードの距離。 96 第 5 図 第 6 図 第 7 図 第 8 図 第 9 図 第1 O図
ためのリード平面図、 第2図は従来の不具合を説明するだめの縦断面図、 第3図および第4図は1寸法に対する特性図、第4図な
いし第10図は本発明に係るリードの平面図である。 1・・・リードフレーム、2・・・ベレット、3・・・
キャピテイ、4・・・ゲート、5・・・リード、6・・
・インナリード、7・・・アウタリード、8・・・突起
、9・・・凹部、10・・・ダミーリード、11・・・
穴、)・・・ゲートとリードの距離。 96 第 5 図 第 6 図 第 7 図 第 8 図 第 9 図 第1 O図
Claims (1)
- 1、トランスファまたはインジェクション成形しだレジ
ンパッケージを有する半導体装置において、パッケージ
の成形時にレジンを圧送する成形型のゲートと、このゲ
ートに最も近いリードとの距離を0.9〜1.1 gr
nに設定したことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13198082A JPS5923525A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13198082A JPS5923525A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5923525A true JPS5923525A (ja) | 1984-02-07 |
Family
ID=15070727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13198082A Pending JPS5923525A (ja) | 1982-07-30 | 1982-07-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5923525A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4854055A (en) * | 1986-09-05 | 1989-08-08 | Asics Corporation | Sports shoe |
US4989349A (en) * | 1988-07-15 | 1991-02-05 | Ellis Iii Frampton E | Shoe with contoured sole |
US5317819A (en) * | 1988-09-02 | 1994-06-07 | Ellis Iii Frampton E | Shoe with naturally contoured sole |
US6810606B1 (en) | 1988-07-15 | 2004-11-02 | Anatomic Research, Inc. | Shoe sole structures incorporating a contoured side |
US9642411B2 (en) | 2004-11-22 | 2017-05-09 | Frampton E. Ellis | Surgically implantable device enclosed in two bladders configured to slide relative to each other and including a faraday cage |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53100773A (en) * | 1977-02-16 | 1978-09-02 | Hitachi Ltd | Packaging method |
-
1982
- 1982-07-30 JP JP13198082A patent/JPS5923525A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS53100773A (en) * | 1977-02-16 | 1978-09-02 | Hitachi Ltd | Packaging method |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4854055A (en) * | 1986-09-05 | 1989-08-08 | Asics Corporation | Sports shoe |
US4989349A (en) * | 1988-07-15 | 1991-02-05 | Ellis Iii Frampton E | Shoe with contoured sole |
US6810606B1 (en) | 1988-07-15 | 2004-11-02 | Anatomic Research, Inc. | Shoe sole structures incorporating a contoured side |
US5317819A (en) * | 1988-09-02 | 1994-06-07 | Ellis Iii Frampton E | Shoe with naturally contoured sole |
US9642411B2 (en) | 2004-11-22 | 2017-05-09 | Frampton E. Ellis | Surgically implantable device enclosed in two bladders configured to slide relative to each other and including a faraday cage |
US9681696B2 (en) | 2004-11-22 | 2017-06-20 | Frampton E. Ellis | Helmet and/or a helmet liner including an electronic control system controlling the flow resistance of a magnetorheological liquid in compartments |
US11039658B2 (en) | 2004-11-22 | 2021-06-22 | Frampton E. Ellis | Structural elements or support elements with internal flexibility sipes |
US11503876B2 (en) | 2004-11-22 | 2022-11-22 | Frampton E. Ellis | Footwear or orthotic sole with microprocessor control of a bladder with magnetorheological fluid |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6211574B1 (en) | Semiconductor package with wire protection and method therefor | |
US5289033A (en) | Packaging of semiconductor chips with resin | |
US5214846A (en) | Packaging of semiconductor chips | |
US20020113299A1 (en) | Stress reduction feature for LOC lead frame | |
EP3451378A1 (en) | Packaged semiconductor device and method for forming | |
WO1996013054A2 (en) | Integrated circuit package and method of making the same | |
JPH04102338A (ja) | 樹脂封止型半導体装置の製造方法及び製造装置 | |
JPS5923525A (ja) | 半導体装置 | |
JPS6249742B2 (ja) | ||
JPH04249348A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JPH10270606A (ja) | パッケージ型半導体装置の構造 | |
JPS6118862B2 (ja) | ||
JPH0821667B2 (ja) | リードフレーム | |
JPH06196609A (ja) | リードフレームおよびそれを用いた半導体装置 | |
JPS5923554A (ja) | 半導体装置用リ−ドフレ−ム | |
JPS5967659A (ja) | 半導体装置 | |
JPH03167834A (ja) | 樹脂封止型半導体装置 | |
JPS6248375B2 (ja) | ||
JP2855787B2 (ja) | 樹脂封止型半導体装置製造用金型並びにそれを用いた樹脂封止型半導体装置の製造方法 | |
JPS63300545A (ja) | 半導体装置の製造方法 | |
JP2528505B2 (ja) | 半導体装置におけるモ―ルド部の成形装置 | |
JPS5981126A (ja) | レジンモ−ルド製品の製造方法 | |
JP2997182B2 (ja) | 面実装用樹脂封止半導体装置 | |
JPS6144435Y2 (ja) | ||
JPS60171734A (ja) | 半導体装置 |