JPS59109929A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS59109929A JPS59109929A JP21977282A JP21977282A JPS59109929A JP S59109929 A JPS59109929 A JP S59109929A JP 21977282 A JP21977282 A JP 21977282A JP 21977282 A JP21977282 A JP 21977282A JP S59109929 A JPS59109929 A JP S59109929A
- Authority
- JP
- Japan
- Prior art keywords
- input
- code
- output
- data
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は入出力制御装置、とくに情報処理システムに用
いる入出力制御装置に関する。
いる入出力制御装置に関する。
情報処理システムにおいて、入出力制御装置と入出力装
置（デバイス）との間でデータ転送を行なう場合に、例
えばラインプリンタ等のようにコード変換を必要とする
種々のデノくイスがある。このような場合におけるコー
ド変換として、従来。
置（デバイス）との間でデータ転送を行なう場合に、例
えばラインプリンタ等のようにコード変換を必要とする
種々のデノくイスがある。このような場合におけるコー
ド変換として、従来。
データ転送前、またはデータ転送後の書込みデータある
いは読出しデータに対して、ファームウェアまたはソフ
トウェアを用いてコード変換を行うという方法が広く用
いられている。しかしこの方法は、データ転送処理の際
、プログラムによるコード変換に要する時間（オーバー
ヘッドタイム）が余分にかかり、性能上問題になる場合
が生ずる。
いは読出しデータに対して、ファームウェアまたはソフ
トウェアを用いてコード変換を行うという方法が広く用
いられている。しかしこの方法は、データ転送処理の際
、プログラムによるコード変換に要する時間（オーバー
ヘッドタイム）が余分にかかり、性能上問題になる場合
が生ずる。
これに対して、ハードウェアによる専用の高速コード変
換処理機能を備えている入出力制御装置は、コード変換
のための変換演算に一定の固定したアルゴリズムを使用
しているため、異なる種類のコード変換の要求に対して
はこれをそのまま適用することができず、この要求を満
足するためには、この異なるコード変換に対するノ＼−
ドウエアを更に追加しなければならないという欠点があ
る。
換処理機能を備えている入出力制御装置は、コード変換
のための変換演算に一定の固定したアルゴリズムを使用
しているため、異なる種類のコード変換の要求に対して
はこれをそのまま適用することができず、この要求を満
足するためには、この異なるコード変換に対するノ＼−
ドウエアを更に追加しなければならないという欠点があ
る。
一般に使用されるコードの種類として％ ＥＢＣＤＩＣ
コード（エクステンデッド バイナリ コーテッド デ
シマル インターチェンジ コードＥｘｔｅｎｄｅｄ
Ｂｉｎａｒｙ Ｃｏｄｅｄ Ｄｅｃｉｍａｌ Ｉｎｔ
ｅｒ −ｃｈａｎｇｅ Ｃｏｄｅ ）、 ＡＳＣＩ Ｉ
（アメリカン スタンダード コード フォア イン
フォーメーション インターチェンジＡｙ＋１ｅｒｉｃ
ａｎ ８ｔａｎｄａｒｄＣｏｄｅ ｆｏｒ Ｉｎｆｏｒ
ｍａｔｌｏｎ Ｉｎｔｅｒｃｈａｎｇｅ ）、 ＪＩ８
コード等の多種類のコードがあり、これら複数の種類の
コードの中の任意の２コードに対する変換を上述の従来
のハードウェアですべて実現しようとすると装置が非常
に複雑になるという欠点を有している。
コード（エクステンデッド バイナリ コーテッド デ
シマル インターチェンジ コードＥｘｔｅｎｄｅｄ
Ｂｉｎａｒｙ Ｃｏｄｅｄ Ｄｅｃｉｍａｌ Ｉｎｔ
ｅｒ −ｃｈａｎｇｅ Ｃｏｄｅ ）、 ＡＳＣＩ Ｉ
（アメリカン スタンダード コード フォア イン
フォーメーション インターチェンジＡｙ＋１ｅｒｉｃ
ａｎ ８ｔａｎｄａｒｄＣｏｄｅ ｆｏｒ Ｉｎｆｏｒ
ｍａｔｌｏｎ Ｉｎｔｅｒｃｈａｎｇｅ ）、 ＪＩ８
コード等の多種類のコードがあり、これら複数の種類の
コードの中の任意の２コードに対する変換を上述の従来
のハードウェアですべて実現しようとすると装置が非常
に複雑になるという欠点を有している。
本発明の目的は上述の従来の欠点を除去するにある。
本発明の装置は、マイクロプログラム制御の入出力制御
装置であって、前記制御装置の特定の入出力ポートに対
応して設けられた読書可能な記憶手段と、前記記憶手段
の指定されたメモリアドレスに指定されたデータを任意
に書込む書込手段と、前記特定の入出力ボートを介する
入出力データ転送時に前記記憶手段の該転送データで指
定されるメモリアドレスの内容を読出して転送する転送
手段とを有する。
装置であって、前記制御装置の特定の入出力ポートに対
応して設けられた読書可能な記憶手段と、前記記憶手段
の指定されたメモリアドレスに指定されたデータを任意
に書込む書込手段と、前記特定の入出力ボートを介する
入出力データ転送時に前記記憶手段の該転送データで指
定されるメモリアドレスの内容を読出して転送する転送
手段とを有する。
次に、図面を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示すブロック図である。
本実施例は、演算処理装置１（以後ＥＰＵＩ）。
主記憶装置２（以後ＭＭＵ２）、入出力制御装置３（以
後ｌ０Ｐ３）、入出力装置４−１〜４−Ｎおよびメモリ
共通バス１０００を有している。
後ｌ０Ｐ３）、入出力装置４−１〜４−Ｎおよびメモリ
共通バス１０００を有している。
第１図で明らかなように、ｌ０Ｐ３はさらにメモリバス
制御部３１．マイクロプロセッサユニット３２（以後Ｍ
ＰＵ３２）、 ローカルバス制御部３３、入出力ポー
ト３４−１〜３４−Ｎ（以後■０ＰＴ３４−１〜３４−
Ｎ）およびローカルバス３０００を含んでいる。
制御部３１．マイクロプロセッサユニット３２（以後Ｍ
ＰＵ３２）、 ローカルバス制御部３３、入出力ポー
ト３４−１〜３４−Ｎ（以後■０ＰＴ３４−１〜３４−
Ｎ）およびローカルバス３０００を含んでいる。
さらに、第２図は前記ｌ０ＰＴ３４−１〜３４−Ｎの中
でコード変換機能を有する特定のＩ ０ＰＴ３４−Ｔの
詳細を示すブロック図である。このｌ０ＰＴ３４−Ｔは
ボート指定レジスタ３００．ファンクションコードレジ
スタ３０１．データレジスタ３０２、出力コード変換用
ＲＡＭ３０３ 、入力コード変換用Ｒ，ＡＭ３０４．デ
ータ入出力レジスタ３０５および選択回路３０６，３０
７，３０８および３０９を含んでいる。なお、このｌ０
ＰＴ３４−Ｔに接続されている入出力装置４−Ｔはワー
クステーション（以後ＷＳ４−Ｔ） とし、このＷＳ
４−Ｔに対する出力データはＥＢＣＤＩＣコードからＪ
ＩＳコードへのコード変換を必要とし、また入力データ
はＪＩＳコードからＤＢＣＤＩＣコードへのフード変換
を必要とすると仮定する。
でコード変換機能を有する特定のＩ ０ＰＴ３４−Ｔの
詳細を示すブロック図である。このｌ０ＰＴ３４−Ｔは
ボート指定レジスタ３００．ファンクションコードレジ
スタ３０１．データレジスタ３０２、出力コード変換用
ＲＡＭ３０３ 、入力コード変換用Ｒ，ＡＭ３０４．デ
ータ入出力レジスタ３０５および選択回路３０６，３０
７，３０８および３０９を含んでいる。なお、このｌ０
ＰＴ３４−Ｔに接続されている入出力装置４−Ｔはワー
クステーション（以後ＷＳ４−Ｔ） とし、このＷＳ
４−Ｔに対する出力データはＥＢＣＤＩＣコードからＪ
ＩＳコードへのコード変換を必要とし、また入力データ
はＪＩＳコードからＤＢＣＤＩＣコードへのフード変換
を必要とすると仮定する。
さて、本実施例の動作は下記の通りである。
一般に、システム立上げ時に初期設定がなされる。この
中の前記入出力装置ＷＳ４−’Ｉ’ に対する初期設定
時に、このＷＳ４−Ｔが接続されているｌ０ＰＴ３４−
Ｔの中に含まれる前記出力コード変換用ＲＡＭ３０３
にＥＢＣＤＩＣコードからＪＩＳコードへのコード変
換用テーブルが書き込まれる。
中の前記入出力装置ＷＳ４−’Ｉ’ に対する初期設定
時に、このＷＳ４−Ｔが接続されているｌ０ＰＴ３４−
Ｔの中に含まれる前記出力コード変換用ＲＡＭ３０３
にＥＢＣＤＩＣコードからＪＩＳコードへのコード変
換用テーブルが書き込まれる。
５−
また、同じｌ０ＰＴ３４−Ｔの中の前記入力コード変換
用ＲＡＭ３０４ にＪＩ８コードからＥＢＣＤＩＣコ
ードへのコード変換用テーブルが書き込まれる。
用ＲＡＭ３０４ にＪＩ８コードからＥＢＣＤＩＣコ
ードへのコード変換用テーブルが書き込まれる。
この変換用テーブルとは下記のようなものである。
今、ＥＢＣＤＩＣコードからＪＩＳコードへのコード変
換について例示する。
換について例示する。
ＥＢＣＤＩＣコードおよびＪＩＳコードは、ともに１バ
イト（８ビツト）の２進数で構成されているので、この
各コードを２桁の１６進数００〜ＦＦで表現することに
する。今、２５６個のメモリアドレスを有するＲＡＭを
設け、このメモリアドレスを同様に２桁の１６進数を用
いてＯｏからＦＦとする。こうすると、任意のＦｌｉＢ
ＣＤＩＣコードＸＹが与えられると、このＢＢＣＤＩＣ
コードＸＹに１対１で対応するこのＲＡＭのメモリアド
レスＸＹが必らず存在する。そこで、このメモリアドレ
スの内容として、このＢＢＣＤＩＣコードＸＹをＪＩＳ
コードに変換した２桁の１６進数の値ＴＷが格６− 納される。
イト（８ビツト）の２進数で構成されているので、この
各コードを２桁の１６進数００〜ＦＦで表現することに
する。今、２５６個のメモリアドレスを有するＲＡＭを
設け、このメモリアドレスを同様に２桁の１６進数を用
いてＯｏからＦＦとする。こうすると、任意のＦｌｉＢ
ＣＤＩＣコードＸＹが与えられると、このＢＢＣＤＩＣ
コードＸＹに１対１で対応するこのＲＡＭのメモリアド
レスＸＹが必らず存在する。そこで、このメモリアドレ
スの内容として、このＢＢＣＤＩＣコードＸＹをＪＩＳ
コードに変換した２桁の１６進数の値ＴＷが格６− 納される。
例えば、ローマ字のＰはＷＢＣ：Ｄ Ｉ Ｃコードでは
１６進数Ｄ７で表わされ、一方ＪＩＳコードでは１６進
数５０で表わされる。そこで、前記ＲＡＭのＤ７という
メモリアドレスの内容として５０という２桁の１６進数
が格納される。このような方法により、２５６個のメモ
リアドレスをもち、各メモリアドレスごとに１バイト（
１６進数２桁分）を格納できるＲＡＭの、各ＥＢＣＤＩ
Ｃコードに対応スるメモリアドレスごとに、このＥＢＣ
ＤＩＣコードをＪＩＳコードに変換した１バイト（２桁
の１６進数）の値を格納することによって変換用テーブ
ルを完成することができる。
１６進数Ｄ７で表わされ、一方ＪＩＳコードでは１６進
数５０で表わされる。そこで、前記ＲＡＭのＤ７という
メモリアドレスの内容として５０という２桁の１６進数
が格納される。このような方法により、２５６個のメモ
リアドレスをもち、各メモリアドレスごとに１バイト（
１６進数２桁分）を格納できるＲＡＭの、各ＥＢＣＤＩ
Ｃコードに対応スるメモリアドレスごとに、このＥＢＣ
ＤＩＣコードをＪＩＳコードに変換した１バイト（２桁
の１６進数）の値を格納することによって変換用テーブ
ルを完成することができる。
逆にＪｌ、ＳコードからＢＢＣＤＩＣコードに変換する
変換用テーブルは、同様な構成のＲＡＭの、例えばメモ
リアドレス５０（ＪＩＳコードでＰを表わす）に、その
内容としてＤ７ （ＤＢＣＤＩＣコードで同じＰを表わ
す）を格納するというようにして、各ＪＩＳコードに対
応するメモリアドレスごとに、そのＪＩ８コードに対応
するＥＢＣＤＩＣコードを格納してゆくことにより容易
に作成することができる。
変換用テーブルは、同様な構成のＲＡＭの、例えばメモ
リアドレス５０（ＪＩＳコードでＰを表わす）に、その
内容としてＤ７ （ＤＢＣＤＩＣコードで同じＰを表わ
す）を格納するというようにして、各ＪＩＳコードに対
応するメモリアドレスごとに、そのＪＩ８コードに対応
するＥＢＣＤＩＣコードを格納してゆくことにより容易
に作成することができる。
この変換用テーブルが格納されているＲＡＭを用いて、
コード変換を実行するには、与えられたコードで指定さ
れるこのＲＡＭのメモリアドレスから、そこに格納され
ている内容を読み出すだけでよい。これにより、高速コ
ード変換が可能となる。
コード変換を実行するには、与えられたコードで指定さ
れるこのＲＡＭのメモリアドレスから、そこに格納され
ている内容を読み出すだけでよい。これにより、高速コ
ード変換が可能となる。
しかも、この方式によるとＲＡＭの内容を必要な変換用
テーブルに書き変えるだけで、任意の１バイトコードか
ら任意の１バイトコードへの変換が自由に可能になると
いう特徴がある。
テーブルに書き変えるだけで、任意の１バイトコードか
ら任意の１バイトコードへの変換が自由に可能になると
いう特徴がある。
さて、システム立上げ時におけるｌ０ＰＴ３４−Ｔの中
のＲＡＭ ３０３およびＲＡＭ ３０４に対する変換用
テーブルの書込みは下記のようにして行なわれる。
のＲＡＭ ３０３およびＲＡＭ ３０４に対する変換用
テーブルの書込みは下記のようにして行なわれる。
初期設定時に、これら変換用テーブル用のデータは、外
部ディスクから−たＡ／ＭＭＵ２の特定のメモリアドレ
ス領域に連続して格納される。ＥＰＵｌのＷＢ２−Ｔに
対するソフトウェアによる初期設定指令の発生に応答し
て、この指令がバス１０００、メモリバス制御部３１を
介しＭＰＵ３２に与えられ、解読される。この解読結果
に応答してＭＰＵ３２ のマイクロプログラムによる
変換用テーブル書込動作が始動される。ＭＰＵ３２
のマイクロプログラムは、ローカルバス制御部３３を介
しｌ０ＰＴ３４−Ｔにあるレジスタ３００および３０１
に特定のデータを格納させる。この格納動作に応答して
、ｌ０ＰＴ３４−’Ｉ’が出力コード変換用ＲＡＭ書込
みモードにセットされる。ついで、データ書込転送を起
動することにより、ＭＰＵ３２のマイクロプログラムは
、ＭＭＵ２ の前記指令で指定された特定のメモリアド
レス領域から出力用の変換テーブルに用いるデータを順
番に読み出し、これをバス１０００．メモリバス制御部
３１．ローカルバス３０００．データレジスタ３０２お
よび選択回路３０６からライン３０３１を介して出力コ
ード変換用ＲＡＭ３０３ に対する書込みデータとして
供給し、これをＲＡＭ３０３ のメモリアビ１２００
番地からメモリアドレスＦＦ番地までに順番９− に転送格納する。こうしてＲＡＭ３ Ｑ ３ に順番
に格納された状態で前記データははじめて正しい出力用
の変換用テーブルを構成することになる。
部ディスクから−たＡ／ＭＭＵ２の特定のメモリアドレ
ス領域に連続して格納される。ＥＰＵｌのＷＢ２−Ｔに
対するソフトウェアによる初期設定指令の発生に応答し
て、この指令がバス１０００、メモリバス制御部３１を
介しＭＰＵ３２に与えられ、解読される。この解読結果
に応答してＭＰＵ３２ のマイクロプログラムによる
変換用テーブル書込動作が始動される。ＭＰＵ３２
のマイクロプログラムは、ローカルバス制御部３３を介
しｌ０ＰＴ３４−Ｔにあるレジスタ３００および３０１
に特定のデータを格納させる。この格納動作に応答して
、ｌ０ＰＴ３４−’Ｉ’が出力コード変換用ＲＡＭ書込
みモードにセットされる。ついで、データ書込転送を起
動することにより、ＭＰＵ３２のマイクロプログラムは
、ＭＭＵ２ の前記指令で指定された特定のメモリアド
レス領域から出力用の変換テーブルに用いるデータを順
番に読み出し、これをバス１０００．メモリバス制御部
３１．ローカルバス３０００．データレジスタ３０２お
よび選択回路３０６からライン３０３１を介して出力コ
ード変換用ＲＡＭ３０３ に対する書込みデータとして
供給し、これをＲＡＭ３０３ のメモリアビ１２００
番地からメモリアドレスＦＦ番地までに順番９− に転送格納する。こうしてＲＡＭ３ Ｑ ３ に順番
に格納された状態で前記データははじめて正しい出力用
の変換用テーブルを構成することになる。
これがすむと１次にｌＭＰＵ３２ のマイクロプログ
ラムは、ローカルバス制御部３３を介してＩＯＰ中３４
−Ｔにあるレジスタ３００および３０１に特定のデータ
を格納することによりｌ０ＰＴ３４−Ｔを入力コード変
換用ＲＡＭ書込みモードにセットする。ついで、データ
書込転送を起動することにより、ＭＰＵ３２ ０マイク
ロプログラムは、ＭＭＵ２ の前述のメモリアドレス領
域に続くメモリアドレス領域から入力用の変換用テーブ
ルに用いるデータを順番に読み出し、これをバス１００
０゜メモリバス制御部３１．ローカルバス３０００．デ
ータレジスタ３０２および選択回路３０８からライン３
０４１を介して入力コード変換用ＲＡＭ３０４に対する
書込データとして供給し、これをＲＡＭ３０４のメモリ
アビレ１００番地からメモリアドレスＦＦ番地に順番に
転送格納する。こうしてＲＡＭ３０４ に順番に格納
された状態で前記データ＝１０− ははじめて正しい久方用の変換用テーブルを構成する。
ラムは、ローカルバス制御部３３を介してＩＯＰ中３４
−Ｔにあるレジスタ３００および３０１に特定のデータ
を格納することによりｌ０ＰＴ３４−Ｔを入力コード変
換用ＲＡＭ書込みモードにセットする。ついで、データ
書込転送を起動することにより、ＭＰＵ３２ ０マイク
ロプログラムは、ＭＭＵ２ の前述のメモリアドレス領
域に続くメモリアドレス領域から入力用の変換用テーブ
ルに用いるデータを順番に読み出し、これをバス１００
０゜メモリバス制御部３１．ローカルバス３０００．デ
ータレジスタ３０２および選択回路３０８からライン３
０４１を介して入力コード変換用ＲＡＭ３０４に対する
書込データとして供給し、これをＲＡＭ３０４のメモリ
アビレ１００番地からメモリアドレスＦＦ番地に順番に
転送格納する。こうしてＲＡＭ３０４ に順番に格納
された状態で前記データ＝１０− ははじめて正しい久方用の変換用テーブルを構成する。
このようにして、初期設定がすみ動作状態に入った時点
においては、ＲＡＭ３０３ の中にはＥＢＣＤＩＣコ
ードからＪＩＳコードへの変換用テーブルが、またＲ、
ＡＭ３０４の中にはＪＩＳコードがらＢＢＣＤＩＣコー
ドへの変換用テーブルが完成されている。
においては、ＲＡＭ３０３ の中にはＥＢＣＤＩＣコ
ードからＪＩＳコードへの変換用テーブルが、またＲ、
ＡＭ３０４の中にはＪＩＳコードがらＢＢＣＤＩＣコー
ドへの変換用テーブルが完成されている。
さて、このような動作状態において、ソフトウェアによ
り、ＷＳ４−Ｔ に対する出方データ転送を指令する入
出力命令がＥＰＵ２から発行されると、これはバス１０
００．メモリバス制御部３１を介してＭＰＵ３２ によ
り解読され、ＭＰＵ３２ のマイクロプログラムにょる
出力データ転送を始動スル。ＭＰＵ３２ のマイクロ
プログラムは、ローカルバス制御部３３を介してｌ０Ｐ
Ｔ３．ｉ−Ｔにあるレジスタ３００および３０１に特定
のデータを転送格納することにより、ｌ０ＰＴ３４−Ｔ
をコード変換出力転送モードにセットする。ついで、デ
ータ転送の起動を行なうことにより、ＭＭＵ２の指定さ
れたメモリアドレスにある転送データは、バス１ｏｏｏ
、バス制御部３１． ローカルバス３０００、データ
レジスタ３０２９選択回路３０６および選択回路３０７
．からライン３０３２を介し、メモリアドレス指定用入
力としてＲ，ＡＭ３０３に供給される。この結果、Ｒ，
ＡＭ３０３のこの指定されたアドレスから読み出された
データはライン３０３３および入出力レジスタ３０５を
介してＷＳ４−Ｔに転送される。こうして、ＥＢＣＤＩ
ＣコードからＪＩＳコードへの高速コード変換をともな
って、ＷＳ４−Ｔ に対する出力データ転送が行なわれ
る。
り、ＷＳ４−Ｔ に対する出方データ転送を指令する入
出力命令がＥＰＵ２から発行されると、これはバス１０
００．メモリバス制御部３１を介してＭＰＵ３２ によ
り解読され、ＭＰＵ３２ のマイクロプログラムにょる
出力データ転送を始動スル。ＭＰＵ３２ のマイクロ
プログラムは、ローカルバス制御部３３を介してｌ０Ｐ
Ｔ３．ｉ−Ｔにあるレジスタ３００および３０１に特定
のデータを転送格納することにより、ｌ０ＰＴ３４−Ｔ
をコード変換出力転送モードにセットする。ついで、デ
ータ転送の起動を行なうことにより、ＭＭＵ２の指定さ
れたメモリアドレスにある転送データは、バス１ｏｏｏ
、バス制御部３１． ローカルバス３０００、データ
レジスタ３０２９選択回路３０６および選択回路３０７
．からライン３０３２を介し、メモリアドレス指定用入
力としてＲ，ＡＭ３０３に供給される。この結果、Ｒ，
ＡＭ３０３のこの指定されたアドレスから読み出された
データはライン３０３３および入出力レジスタ３０５を
介してＷＳ４−Ｔに転送される。こうして、ＥＢＣＤＩ
ＣコードからＪＩＳコードへの高速コード変換をともな
って、ＷＳ４−Ｔ に対する出力データ転送が行なわれ
る。
もし、ＷＳ４−Ｔ に対するＥＰＵ２からの出力転送指
令がコード変換を指定していない場合には、ＭＰＵ３２
のマイクロプログラムはローカルバス制御部３３を
介してｌ０ＰＴ３４−Ｔにあるレジスタ３００および３
０１に特定のデー外を転送格納することによりｌ０ＰＴ
３４−Ｔを非コード変換出力転送モードにセットする。
令がコード変換を指定していない場合には、ＭＰＵ３２
のマイクロプログラムはローカルバス制御部３３を
介してｌ０ＰＴ３４−Ｔにあるレジスタ３００および３
０１に特定のデー外を転送格納することによりｌ０ＰＴ
３４−Ｔを非コード変換出力転送モードにセットする。
この場合には、前述のようにして選択回路３０７に供給
された転送データは回路３０７によってライン３０７０
の方に出力され、この結果データ変換を受けることなく
そのままレジスタ３０５を介してＷＳ、ｉ−Ｔ に転
送される。
された転送データは回路３０７によってライン３０７０
の方に出力され、この結果データ変換を受けることなく
そのままレジスタ３０５を介してＷＳ、ｉ−Ｔ に転
送される。
また、ＢＰＵ２から発行された入出力命令が、コード変
換をともなう入力データ転送指令であった場合には下記
のようになる。
換をともなう入力データ転送指令であった場合には下記
のようになる。
ＭＰＵ３２ のマイクロプログラムは、ローカルバス
制御部３３を介してｌ０ＰＴ３４−Ｔにあるレジスタ３
００および３０１に特定のデータを転送格納することに
より、ｌ０ＰＴ３４−’ｒをコード変換入力転送モード
にセットする。ついでデータ転送の起動を行なうことに
より、ＷＳ４−Ｔ からの転送データが、レジスタ３０
５および選択回路３０９を介しライン３０４２よりメモ
リアドレス指定用の入力として入力変換用ＲＡＭ３０４
に供給される。この結果、ＲＡＭ３０４ のこの指定
されたアドレスからコード変換されたデータがライン３
０４３を介して読み出され、これはレジスタ３０２゜ロ
ーカルバス３０００．メモリバス制御部３１およ１３− びバス１０００を介してＭＭＵ２の指定されたメモリア
ドレスに転送格納される。
制御部３３を介してｌ０ＰＴ３４−Ｔにあるレジスタ３
００および３０１に特定のデータを転送格納することに
より、ｌ０ＰＴ３４−’ｒをコード変換入力転送モード
にセットする。ついでデータ転送の起動を行なうことに
より、ＷＳ４−Ｔ からの転送データが、レジスタ３０
５および選択回路３０９を介しライン３０４２よりメモ
リアドレス指定用の入力として入力変換用ＲＡＭ３０４
に供給される。この結果、ＲＡＭ３０４ のこの指定
されたアドレスからコード変換されたデータがライン３
０４３を介して読み出され、これはレジスタ３０２゜ロ
ーカルバス３０００．メモリバス制御部３１およ１３− びバス１０００を介してＭＭＵ２の指定されたメモリア
ドレスに転送格納される。
またもし、発行された入出力命令がコード変換をともな
わない入力データ転送指令であった場合には、ＩＯＰ’
ｌ’３４−’Ｉ’（７）Ｌ／ジスタ３００および３０１
は非コード変換入力転送モードにセットされ、この場合
にはＷＳ４−Ｔからの転送データはレジスタ３０５およ
び選択回路３０９，３０８およびデータレジスタ３０２
を介して、コード変換を受けることなく、以下、上述と
同様にしてＭＭＵ２に転送される。
わない入力データ転送指令であった場合には、ＩＯＰ’
ｌ’３４−’Ｉ’（７）Ｌ／ジスタ３００および３０１
は非コード変換入力転送モードにセットされ、この場合
にはＷＳ４−Ｔからの転送データはレジスタ３０５およ
び選択回路３０９，３０８およびデータレジスタ３０２
を介して、コード変換を受けることなく、以下、上述と
同様にしてＭＭＵ２に転送される。
本実施例においては、出力転送データとしてＥＢＣＤＩ
ＣコードからＪＩ８コードへのコード変換を、また入力
転送データとしてＪＩＳコードからＤＢＣＤＩＣコード
へのコード変換を行なうものとして説明したが、勿論、
前述したようにＲＡＭ３０３およびＲ，ＡＭ３０４
に格納される変換用テーブルを変更することにより１バ
イト以下の長さをもつ任意のコードの間のコード変換を
行なうことができる。また、ＲＡＭ３０３ およびＲＡ
Ｍ３０４１４− の容量構成を適当に選び、そこに本実施例で述べた方法
を応用してデータ変換テーブルを書き込むことにより更
に一般的なデータ変換をデータ転送時に行なうようにす
ることもできる。
ＣコードからＪＩ８コードへのコード変換を、また入力
転送データとしてＪＩＳコードからＤＢＣＤＩＣコード
へのコード変換を行なうものとして説明したが、勿論、
前述したようにＲＡＭ３０３およびＲ，ＡＭ３０４
に格納される変換用テーブルを変更することにより１バ
イト以下の長さをもつ任意のコードの間のコード変換を
行なうことができる。また、ＲＡＭ３０３ およびＲＡ
Ｍ３０４１４− の容量構成を適当に選び、そこに本実施例で述べた方法
を応用してデータ変換テーブルを書き込むことにより更
に一般的なデータ変換をデータ転送時に行なうようにす
ることもできる。
また、本実施例においては、一つの入出力ボートｌ０Ｐ
Ｔ３４−Ｔがこのようなデータ変換機構をもつものとし
て説明したが、このようなデータ変換機構をもつ入出力
ポートの数は必要に応じて任意に選べることは明らかで
ある。
Ｔ３４−Ｔがこのようなデータ変換機構をもつものとし
て説明したが、このようなデータ変換機構をもつ入出力
ポートの数は必要に応じて任意に選べることは明らかで
ある。
以上述べたように、本発明によると、
（１）従来ファームウェア／ソフトウェアで行なってい
たコード変換をデータ転送時にコード変換のためのオー
バヘッドなしに実行できる叩 変換テーブルを格納する
ＲＡＭに任意の変換用データ（変換用テーブル）を格納
することにより１種類のハードウェアで任意の種類のコ
ード変換が可能となる ＧｉＤ 小量のまた簡単なハードウェアの追加で柔軟
性に富んだ高速のデータ変換機構を実現できる、 という特徴があり、これにより入出力制御装置の性能改
善を達成できる。
たコード変換をデータ転送時にコード変換のためのオー
バヘッドなしに実行できる叩 変換テーブルを格納する
ＲＡＭに任意の変換用データ（変換用テーブル）を格納
することにより１種類のハードウェアで任意の種類のコ
ード変換が可能となる ＧｉＤ 小量のまた簡単なハードウェアの追加で柔軟
性に富んだ高速のデータ変換機構を実現できる、 という特徴があり、これにより入出力制御装置の性能改
善を達成できる。
第１図は本発明の一実施例を示すブロック図および第２
図は前記実施例の入出力制御装置の特定の入出力ボート
の詳細を示すブロック図である。 図において、１・・・・・・演算処理装置ＥＰＵ、２・
・・・・・主記憶装置ＭＭＵ、３・・・・・・入出力制
御装置ＩＯＰ、４−１〜４−Ｎ・・・・・・入出力装置
、３１・・・・・・・メモリバス制御部、３２・・・・
・・マイクロプロセッサユニットＭＰＵ、 ３３・・
・・・・ローカルバス制御部、３００−°”・・・ポー
ト指定レジスタ、３０１・・・・・・ファンクションコ
ードレジスタ、３０２・・・・・・データレジスタ、３
０３・・・・・・出力コード変換用Ｒ，ＡＭ、３０４
・・・・・・入力コード変換用ＲＡＭ、３０５・・・・
・・データ入出力レジスタ％３０６． ３０７． ３０
８．３０９・・・・・・選択回路。 千１固
図は前記実施例の入出力制御装置の特定の入出力ボート
の詳細を示すブロック図である。 図において、１・・・・・・演算処理装置ＥＰＵ、２・
・・・・・主記憶装置ＭＭＵ、３・・・・・・入出力制
御装置ＩＯＰ、４−１〜４−Ｎ・・・・・・入出力装置
、３１・・・・・・・メモリバス制御部、３２・・・・
・・マイクロプロセッサユニットＭＰＵ、 ３３・・
・・・・ローカルバス制御部、３００−°”・・・ポー
ト指定レジスタ、３０１・・・・・・ファンクションコ
ードレジスタ、３０２・・・・・・データレジスタ、３
０３・・・・・・出力コード変換用Ｒ，ＡＭ、３０４
・・・・・・入力コード変換用ＲＡＭ、３０５・・・・
・・データ入出力レジスタ％３０６． ３０７． ３０
８．３０９・・・・・・選択回路。 千１固
Claims (1)
- 【特許請求の範囲】 マイクロプログラム制御の入出力制御装置において。 前記制御装置の特定の入出力ポートに対応して設けられ
た読書可能な記憶手段と、 前記記憶手段の指定されたメモリアドレスに指定された
データを任意に書込む書込手段と。 前記特定の入出力ポートを介する入出力データ転送時に
前記記憶手段の該転送データで指定されるメモリアドレ
スの内容を読出して転送する転送手段と を有することを特徴とする入出力制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21977282A JPS59109929A (ja) | 1982-12-15 | 1982-12-15 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21977282A JPS59109929A (ja) | 1982-12-15 | 1982-12-15 | 入出力制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59109929A true JPS59109929A (ja) | 1984-06-25 |
Family
ID=16740761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21977282A Pending JPS59109929A (ja) | 1982-12-15 | 1982-12-15 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59109929A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216061A (ja) * | 1985-11-15 | 1987-09-22 | デ−タ−・ゼネラル・コ−ポレ−シヨン | デ−タ処理システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105537A (en) * | 1980-01-25 | 1981-08-22 | Toshiba Corp | Data processing device |
-
1982
- 1982-12-15 JP JP21977282A patent/JPS59109929A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56105537A (en) * | 1980-01-25 | 1981-08-22 | Toshiba Corp | Data processing device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216061A (ja) * | 1985-11-15 | 1987-09-22 | デ−タ−・ゼネラル・コ−ポレ−シヨン | デ−タ処理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59109929A (ja) | 入出力制御装置 | |
| JPH0192851A (ja) | アドレス空間切替装置 | |
| JPS59117633A (ja) | 入出力制御装置 | |
| JPS61223964A (ja) | デ−タ転送装置 | |
| JPH1091593A (ja) | マイクロプロセッサと付加的計算ユニットとを含むデータ処理装置 | |
| JPH0431945A (ja) | 計算機システムにおける入出力制御方式 | |
| JPS62173526A (ja) | ペ−ジバツフア制御方式 | |
| JP2905989B2 (ja) | 入出力制御装置 | |
| JPS6330658B2 (ja) | ||
| JPH0567035A (ja) | Ｄｍａ転送におけるデータアライメント方式 | |
| JPH0736806A (ja) | Ｄｍａ方式 | |
| JPS5812187A (ja) | 情報処理装置 | |
| JPS584464A (ja) | メモリ・アドレツシング方式 | |
| JPH02146641A (ja) | 記憶装置 | |
| JPS61112270A (ja) | バイト変換装置 | |
| JPS62197857A (ja) | マイクロコンピユ−タ | |
| JPS6037937B2 (ja) | イニシャル・プログラム・ロ−ディング方式 | |
| JPS59123913A (ja) | Ｄｍａアクセス方式 | |
| JPS6329295B2 (ja) | ||
| JPS61267873A (ja) | デ−タ処理装置 | |
| JPS6115452B2 (ja) | ||
| JPH05298235A (ja) | 制御装置 | |
| JPS60251453A (ja) | 電子計算機の入出力処理装置 | |
| JPH04315225A (ja) | マイクロコンピュータ | |
| JPS62259158A (ja) | 割込み要求回路 |