JPS59108163A - 異常情報送出抑止方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明は、情報を送受し合う複数の情報処理装置におい
て、一方（二生じた異常動作が他方に波及することを防
止するための異常情報送出抑止方式％式％ 従来技術と問題点 従来、プロセッサの故障を検出するため、プロ設けたり
、電子交換機のような場合は一定時間毎に呼を発生させ
これをプログラムにより処理しているか否かを監視して
いる外部監視装置を設けたりしている。すなわち、プロ
セッサが故障したり、プログラムが暴走したりすると、
この一定時間毎に行うべき処理がなされず、これをカウ
ンタのオーバフローで検出するという方法がとられてい
る。

サービスプロセッサから情報処理システムに転送する情
報には、情報処理システムの停止、系情報の変更を行う
ＪＫＬ信号、タイプインコマンド情報などがあり、従来
の方法をサービスプロセッサの故障検出に適用すると、
故障を検出することは可能であるが、故障発生から検出
まで時間がかかり、この間に情報処理システムへ異、常
な情報を送出し、情報処理システムをじよう乱させてし
まう。

発明の目的 本発明は上記従来の問題点に鑑みてなされたものであり
、その目的は一方の情報処理装置の故障等による誤りが
他方の情報処理装置に波及することを確実に防止できる
簡易な異常情報抑止方式を提供することにある。

発明の構成 上記目的を達成する本発明は、複数の情報処理装置間に
インタフェース装置を設け、一方の情報処理装置から他
方の情報処理装置に情報を転送するに際し所定回数の送
出予告信号をインタフェース装置に送出し、インタフェ
ース装置は所定回数の予告信号の後所定期間内に送出さ
れてきた情報のみを宛先の情報処理装置に転送するよう
に構成される。

発明の実施例 第１図は本発明の一実施例の構成を示すブロック図であ
り、１はサービスプロセッサ、６は情報処理装置、２は
これらの間に設置されたインタフェース装置である。イ
ンタフェース装置２はアドレスバス４及びデータバス５
並びに対応のパス受信回路６１及び６２を介してサービ
スプロセッサ１鑑二接続されると共に、信号と情報送出
用のバス２４を介して情報処理装置３に接続されている
。インタフェース装置２はバス上の情報を一時的に蓄積
するバッファレジスタ６．７；自装置へのアクセスか否
かをチェックする装置番号照合回路８；インタフェース
装置の動作に必要な種々の制御信号を発生する制御回路
９；バッファレジスタ６の内容を解読して種々の制御信
号を発生するデコーダ回路１１；論理実回路１４　、１
５　、２３　；バッファレジスタＺ内に取込まれた情報
送出予告信号を蓄積するバッファレジスタ１７　、２０
　；所定の情報送出予告信号を予め蓄積しているレジス
タ１８　、２１　；レジスタ１７と１８の内容を照合す
る照合回路１９；及びレジスタ２０と２１の内容を照合
する照合回路２２を備えている。

第２図はアドレスバス４どデータバス５上に出力される
信号のフォーマットの一例を示す信号フォーマット図で
ある。アドレスバス４上のアドレス信号はアドレスバス
・フォーマットに示すように全体で５２ビツトのオーダ
情報、装置番号及び駆動信号から構成されている。デー
タバス５上の６２ビツトのデータ信号はデータバス・フ
ォーマットに示すように情報処理装置３への情報、情報
送出予告信号及び駆動信号から成っている。アドレス信
号内のオーダ情報は第２図のオーダの種類に示すように
インタフェース装置２の初期設定、情報送出予告信号を
送出した旨の通知、情報処理装置間の駆動信号等の内容
を有している。本発明に直接関係しないオーダの種類は
記載を省略している。

第６図は第１図に示した制御回路９の詳細ンよ構成を示
すブロック図であり、カウンタ９１９．タイマ９６０．
遅延回路９００〜９０６．各種のアンドゲート及びオア
ゲートから構成されている。

以下第４Ａ図と第４Ｂ図のフローチャートを参照しつつ
第１因と第６図の動作を説明する。

まずサービスブロセッ＋１は、アドレスバス４上に゛初
期設定”のオ下ダ情報、′装置番号″及び“駆動信号”
から成るアドレス信号を出力する。

バッファレジスタ６に取込まれた駆動信号は、制御回路
９に連なる信号線２５をハイ状態に立上げる。バッファ
レジスタ６に取込まれた装置番号は、装置番号照合回路
で照合され制御回路９に連なる信号線６０をハイ状態に
立上げる。バッファレジスタ６（二取込まれた“初期設
定”のオーダ情報は、デコーダ回路１１で解読されて制
御回路９に連なる信号線２９をハイ状態に立上げる。信
号線６０の）１イ状態はアンドゲート９１０の一方の入
力端子に入力し、一方このアンドゲート９１０の他方の
入力端子には信号線２５のハイ状態が装置番号照合回路
８に”おける照合時間分だけ遅延回路９［］０で遅延さ
れて入力する。この結果アンドゲート９１０の出力はノ
１イ状態となり、アンドゲート９４０の一方の入力端子
に結合する。アンドゲート９４０の他方の入力端子には
信号線２９のハイ状態が入力し、そのハイ出力はオアゲ
ート９１７を経てカウンタ９１９とタイマ９６０を初期
設定すると共に、オアゲート９１５と１１号線１０を経
てバッファレジスタ６と７を初期設定する。

次にサービスプロセッサ１は、データバス５上に第１回
目の情報送出予告信号を送出すると共に、アドレスバス
４上１：“情報送出予告信号の送出″を表示するオーダ
情報、装置番号及び駆動信号から成るアドレス信号を出
力する。バッファレジスタ６に取込まれた上記アドレス
信号の内容によって制御回路９に連なる信号線２５と３
０がノ１イ状態になると共に、′情報送出予告信号の送
出”の表示がデコーダ回路１１で解読され論理実回路１
４と１６の入力端子に連なる信号線１２がノ１イ状態に
立上がる。

信号線２５と３０のノ）イ状態は、制御回路９内のアン
ドゲート９４１の非反転入力端子に連なるアンドゲート
９１０の出力を７Ａイ状態にする。アントゲ−）　９４
１の反転入力端子には信号線２９のロー状態に結合され
ており、この結果アンドゲート９４１はハイ状態を出力
する。このノ１イ出力は遅延回路９０１を経てアンドゲ
ート９１２〜９１４の入力端子（＝結合する。この時点
においてカウンタ９１９の内容は「０」であり、デコー
ダ９２０はこの“ゼロカウント”を解読し℃信号線９２
１をハイ状態（′″−１信号線９２２と９２３をロー状
態にしている。この結果、アンドゲート９１２〜９１４
のうち９１２の出力のみがハイ状態になる。このハイ出
力は信号線１６を経て論理実回路１４に結合し、パツス
アレジスタ７に取込まれていた情報送出予告信号がバッ
ファレジスタ１７に取込まれる。この後、遅延回路９０
１のハイ出力が遅延回路９０２を経てカウンタ９１９の
内容を１だけカウントアツプすると共に、オアゲート９
１５と信号線１０を経てバッファレジスタ６と７を初期
設定する。

次にサービスプロセッサ１は、データバス５上に第２回
目の情報送出予告信号を送出すると共に、アドレスバス
４上に“情報送出予告信号の送出”を表示するオーダ情
報、装置番号及び駆動信号から成るアドレス信号を出力
する。これによって制御回路９に連なる信号線２５と３
０がハイ状態（二なると共に、論理実回路１４と１６の
入力端子に連なる信号線１２がハイ状態になることは、
上述した第１回目の予告信号送出の場合と同様である。

制御回路９内の動作も上述した第１回目の予告信号送出
の場合と基本的には同様であるが、カウンタ９１９の内
容が「０」でなくて「１」であるため、アンドゲート９
１２〜９１４のうち９１３の出力のみがハイ状態になる
点及びこのハイ出力によってタイマ９６０が起動される
点が異なっている。アンドゲート９１３のハイ出力は信
号線１５を経て論理実回路１６に結合し、バッファレジ
スタＺ内の情報送出予告信号がバッファレジスタ２０に
取込まれる。この取込みが終了すると、遅延回路９０２
の］１イ出力によってカウンタ９１９の内容が「２」に
カウントアツプされ、同時に信号線１０を経てバッファ
レジスタ６と７が初期設定される。起動されたタイマ９
６０は、起動後所定の期間が経過してオーバーフローす
るとオアゲート９１６と信号線２６を経てバッファレジ
ｂ子夕１７と２０を初期設定すると共に、更にオアゲＩ
−ヲ ンート９１７を介してカウンタ９１９とタイマ９３０を
初期設定し、更にまたオアゲート９１５と信号線１０を
介してバッファレジスタ６と７を初期設定する。

次にサービスプロセッサ１は、アドレスバス４上に“情
報処理装置２の駆動信号”を表示するオーダ情報、イン
タフェース装置２の装置番号及び駆動信号から成るアド
レス信号を出力すると共に、データバス５上に情報処理
装置６への情報を含むデータ信号を出力する。これによ
って制御回路９に連なる信号線２５と５０がノ１イ状態
に立上がると共（−、デコーダ回路１１の出力側から論
理実回路２６に連なる信号線２７が））イ状態に立上が
る。制御回路９内の動作は上述した第１回目と第２回目
の予告信号送出の場合と基本的には同様であるが、カウ
ンタ９１９の内容が“ゼロカウント”でも“１カウント
”でもなく、２カウント”となっているため、アンドゲ
ート９１２〜９１４のうち９１４の出力のみがハイ状態
となり、論理実回路２３の入力端子に連なる信号線２８
がハイ状態になる。この信号線円上のハイ出力は遅延回
路９０６．オアゲート９１６及び信号線２６を経て４個
のレジスタ１７　、１８．２０及び２１を駆動して各々
の内容を照合回路１９と２２に出力させる。照合回路１
９と２２は、それぞれ入力した両レジスタの内容を照合
し、照合一致の場合には論理実回路２３に連なる信号線
６１と６２のそれぞれをハイ状態に立上げる。このよう
にして論理実回路２３に入力するすべての信号線がハイ
状態になり、バッファレジスタ７に取込まれていた情報
処理装置６への情報がバス２４を経て情報処理装置６に
送出される。信号線２６上のへイ状態はオアゲート９１
７を経てカウンタ９１９とタイマ９３０を初期設定する
と共に、オアゲート９１５と信号線１゜を介してバッフ
ァレジスタ６と７を初期設定する。

サービスプロセッサ１の故障等により、第２回目の情報
送出予告信号の送出後所定期間内に情報処理装置６の駆
動信号が送出されないときはインタフェース装置２は初
期設定されてしまい、その直後にサービスプロセラ４／
−１から送出された異常信号とおぼしき情報の情報処理
装置６への転送が阻止される。

上述の実施例では第２回目の情報送出予告信号でタイマ
を起動したが、第１回目のそれによってタイマを起動す
る構成としてもよい。また情報送出予告信号を２回にわ
たって送出する構成を説明したが、これを１回だけある
いは３回以上の所定回数にわたって送出する構成とする
ことも可能である。また、情報の流れが一方向の場合を
例示したが、両方向の場合；ユも本発明を適用できる。

さらに２台の情報処理装置の間にインタフェース装置を
設ける場合を例示したが、６台以上の情報処理装置間に
インタフェース装置を設ける構成とすることもできる。

発明の効果 以上詳細に説明したように、本発明の方式は、情報処理
装置間にインタフェース装置を設置し、一方の処理装置
から他方の処理装置へ情報を転送するに際し所定回数の
送出予告信号をインタフェース装置に送出し、インタフ
ェース装置は所定回数の予告信号の後所定期間内に送出
されてきた情報のみを宛先の情報処理装置に転送する構
成であルカラ、ス・べての転送情報について正常性のチ
ェックが行なわれることになり、従来例のようにサンプ
リング的なチェックの間に異常情報が送出されて他の処
理装置に障害が波及するというおそれが完全に除去され
る。

【図面の簡単な説明】

第１図は本発明一実施例の構成を示すブロック図、第２
図は第１図のバス４と５上のバスフォーマット図、第６
図は第１図の制御回路９の構成の詳細を示すブロック図
、第４Ａ図、第４Ｂ図は第１図の構成の動作を説明する
フロー力ヤードである。 １・・・サービスプロセッサ、２・・・インタフェース
装置、６・・・情報処、理装置、４　、５　、２４・・
・バス、６．７・・・バッファレジスタ、８・・・装置
番号照合回路、９・・・制御回路、１１・・・デコーダ
回路、１７　、１８、２０　、２１・・・レジスタ、１
９　、２２・・・照合回路、９００〜９０３・・・遅延
回路、９１９・・・カウンタ、９３０・・・タイマ。 特許出願人　　日本電信電話公社 代理人　弁理士　玉蟲久五部（外３名）４２０ 第１図 第２図 アドレスバス・フォーマット オーダの楢頬 手続補正書（方式） 昭和５８年　４月２８日 特許庁長官　若　杉　和　夫　殿 １、事件の表示 昭和５７年特許願第２１７５１８号 ２、発明の名称 異富・績＃坂出抑止方式 ３、補正をする壱 事件との関係　　特許出願人 住　所　　東京都千代Ｂ」区内幸町１丁目１番６号名称
　（４２２）日本電信電話公社 代表者　　真　藤　　　恒 ４、代理人 発　送　日　　昭和５８年　３月２９日６、補正の対象 明細書の発明の詳細な説明の欄及び図面（第２図）７、
補正の内容　別紙の通り （１）明細書第４頁第１７行「フォーマット図である」
を「フォーマント図であり、上段かアドレスバス・フォ
ーマット、中段がデータバス・フォーマット、下段がオ
ーダの種類を表示している。」と補正する。 く２）本願図面第２図を別紙図面の通り補正する。 以」二

Claims (1)

【特許請求の範囲】
1. 情報を送受し合う複数の情報処理装置間にインタフェー
   ス装置を設置し、少くとも１個の情報処理装置は他の情
   報処理装置に情報を送出するに際し１又は複数の所定回
   数にわたりインタフェース装置に情報送出予告信号を送
   出し、インタフェース装置は前記所定回数の情報送出予
   告信号の後所定期間内に送出されてきた情報のみを宛先
   の情報処理装置に転送することを特徴とする異常情報送
   出抑止方式。