JPS59107495A - メモリ障害検出方式 - Google Patents
メモリ障害検出方式Info
- Publication number
- JPS59107495A JPS59107495A JP57216429A JP21642982A JPS59107495A JP S59107495 A JPS59107495 A JP S59107495A JP 57216429 A JP57216429 A JP 57216429A JP 21642982 A JP21642982 A JP 21642982A JP S59107495 A JPS59107495 A JP S59107495A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memories
- address
- current
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
- G06F11/167—Error detection by comparing the memory output
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は中央制御装置および複数の主記憶装置を具備す
る情報処理シるテムにおける王妃１．α装置間の記憶内
容の不一致を確実に検出するメモリ障害検出方式に関す
。
る情報処理シるテムにおける王妃１．α装置間の記憶内
容の不一致を確実に検出するメモリ障害検出方式に関す
。
（ｂｌ 技術の背景
情報処理システムの信頼性を向上する一手段として、中
央制御装置および主起１．ａ装置をそれぞれ複数組設け
、−組を現用系として徨１すＪさせ、他の組を予備系と
して待機させ、現用系が罹障した場合に予備系が直ちに
現用系として椋働を開始する二重化システムが広く採用
されている。かかる二重化システムにおいては、予備主
犯１．ａ装置の記憶内容が、常に現用主記憶装置の記１
！！内容と一致していることが必要となる。従って予備
上記１、ａ装置の記憶内容が、何等かの原因で現用主記
憶装置の記憶内容と相違した場合には、現用中央制御装
置は速やか該相違を検出し、通切な措置を講する必要が
ある。
央制御装置および主起１．ａ装置をそれぞれ複数組設け
、−組を現用系として徨１すＪさせ、他の組を予備系と
して待機させ、現用系が罹障した場合に予備系が直ちに
現用系として椋働を開始する二重化システムが広く採用
されている。かかる二重化システムにおいては、予備主
犯１．ａ装置の記憶内容が、常に現用主記憶装置の記１
！！内容と一致していることが必要となる。従って予備
上記１、ａ装置の記憶内容が、何等かの原因で現用主記
憶装置の記憶内容と相違した場合には、現用中央制御装
置は速やか該相違を検出し、通切な措置を講する必要が
ある。
（Ｃ１従来技術と問題点
第１図は、この種情報処理システムにおける従来あるメ
モリ複写方式の一例を示す図である。第１図において、
現用中央制御装置ＣＣＯは、現用および予備主記憶装置
ＭＭＯおよびＭＭＩに対しアドレスａ１書込データｗｄ
および書込信号ｗｃを伝達し、それぞれ同一アドレスａ
に同−肖込デ−タｗｄを書込む。なお書込データｗｄに
ば、図示されぬパリティ符号発生回路によりパリティ検
査符号を付加しているものとする。次に現用中央制御装
置ＣＣＯが、現用および予備上記１．ａ装置ＭＭＯおよ
びＭＭＩに対してアドレスａおよびＡｆｅ出信号ｒｃを
伝達すると、現用主記憶装置ＭＭＯは受信したアドレス
ａの記憶内容を続出データＦ ｄＯとして現用中央制御
装置ＣＣＯに伝達し、また予備主記憶装置ＭＭＩは受信
した同一アトレスａの記１怠内容を読出データｒｄｌと
して予備中央ｉ１ｉ制御装置ＣＣＩに伝達する。現用中
央制御装置ＣＣＯは、受信した続出データｒｄＯをパリ
ティ検査回路ＰＫにより誤りの有無を検査する。また予
（Ｉｉｉ！中央制御装置ＣＣＩは、受信した続出データ
ｒｄ１をパリティ検査回路ＰＫにより誤りの有無を検査
し、検査結果を現用中央制御装置ＣＣＯに通知する。
モリ複写方式の一例を示す図である。第１図において、
現用中央制御装置ＣＣＯは、現用および予備主記憶装置
ＭＭＯおよびＭＭＩに対しアドレスａ１書込データｗｄ
および書込信号ｗｃを伝達し、それぞれ同一アドレスａ
に同−肖込デ−タｗｄを書込む。なお書込データｗｄに
ば、図示されぬパリティ符号発生回路によりパリティ検
査符号を付加しているものとする。次に現用中央制御装
置ＣＣＯが、現用および予備上記１．ａ装置ＭＭＯおよ
びＭＭＩに対してアドレスａおよびＡｆｅ出信号ｒｃを
伝達すると、現用主記憶装置ＭＭＯは受信したアドレス
ａの記憶内容を続出データＦ ｄＯとして現用中央制御
装置ＣＣＯに伝達し、また予備主記憶装置ＭＭＩは受信
した同一アトレスａの記１怠内容を読出データｒｄｌと
して予備中央ｉ１ｉ制御装置ＣＣＩに伝達する。現用中
央制御装置ＣＣＯは、受信した続出データｒｄＯをパリ
ティ検査回路ＰＫにより誤りの有無を検査する。また予
（Ｉｉｉ！中央制御装置ＣＣＩは、受信した続出データ
ｒｄ１をパリティ検査回路ＰＫにより誤りの有無を検査
し、検査結果を現用中央制御装置ＣＣＯに通知する。
以上の説明から明らかな如く、従来あるメモリ障害検出
方式においては、現用および予備主記憶装置ＭＭＯおよ
びＭＭＩからの続出データｒｄ０およびｒｄｌは、現用
および子猫中央ｉ１ｉ’ｌ １ｉｌｌｌ装置ＣＣＯおよ
びＣＣＩにおいてそれぞれパリティ検査が行われていた
。然しパリティ検査によって検出可能な誤りは１個に限
られ、複数の誤りが発生した場合には検出不可能であり
、また両読出データｒｄｏおよびｒｄｌの相違を確実に
検出出来ぬ欠点が有った。
方式においては、現用および予備主記憶装置ＭＭＯおよ
びＭＭＩからの続出データｒｄ０およびｒｄｌは、現用
および子猫中央ｉ１ｉ’ｌ １ｉｌｌｌ装置ＣＣＯおよ
びＣＣＩにおいてそれぞれパリティ検査が行われていた
。然しパリティ検査によって検出可能な誤りは１個に限
られ、複数の誤りが発生した場合には検出不可能であり
、また両読出データｒｄｏおよびｒｄｌの相違を確実に
検出出来ぬ欠点が有った。
［ｄｌ 発明の目的
本発明の目的は、前述の如き従来あるメモリ障害検出方
式の欠点を除去し、現用および予備主記憶装置の記憶内
容の相違を確実に検出する手段を実現することに在る。
式の欠点を除去し、現用および予備主記憶装置の記憶内
容の相違を確実に検出する手段を実現することに在る。
（ｅｌ 発明の構成
この目的は、中央側（ａ１１装置および複数の王妃１．
ａ装置を具備し、該中火制御装置が該各主起１．ａ装置
の現用および予備等の動作モートを指定する情報処理シ
ステムにおいて、前記中央制御装置ｊが前記現用および
予備上記１．１装置の同一アドレスから同時に読出しな
データを比較する手段を設け、該手段が比較した該両デ
ータの不一致を検出した時、前記現用中央制御装置に該
不一致を通知するごとにより達成される。
ａ装置を具備し、該中火制御装置が該各主起１．ａ装置
の現用および予備等の動作モートを指定する情報処理シ
ステムにおいて、前記中央制御装置ｊが前記現用および
予備上記１．１装置の同一アドレスから同時に読出しな
データを比較する手段を設け、該手段が比較した該両デ
ータの不一致を検出した時、前記現用中央制御装置に該
不一致を通知するごとにより達成される。
（ｆｌ 発明の実施例
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例によるメモリ障害検出方式を
示す図である。なお、企図を通して同一９１号は同一対
象物を示す。第２図においては比較回路ＣＭＰが設けら
れている。第２図において、現用中央制御装置ＣＣＯは
、現用および予備上記１．ａ装置ＭＭＯおよびＭＭＩに
対しアドレス；３、書込データｗｄおよび書込信号ｗｃ
を伝達し、それぞれ同一アドレスａに同一書込データｗ
ｄを１１）込む。
示す図である。なお、企図を通して同一９１号は同一対
象物を示す。第２図においては比較回路ＣＭＰが設けら
れている。第２図において、現用中央制御装置ＣＣＯは
、現用および予備上記１．ａ装置ＭＭＯおよびＭＭＩに
対しアドレス；３、書込データｗｄおよび書込信号ｗｃ
を伝達し、それぞれ同一アドレスａに同一書込データｗ
ｄを１１）込む。
次に現用中央制御装置Ｃｃｏが、現用および予備主記憶
装置ＭＭＯおよびＭＭＩに対してアドレスａおよび読出
信号ｒｃを伝達すると、現用主記憶装置ＭＭＯは受信し
たアドレスａの記憶内容を続出データｒｄＯとして現用
中央制御装置ｃｃｏおよび比較回路ＣＭＰに伝達し、ま
た予６１６生記憶装置ＭＭＩは受信した同一アドレスａ
の記憶内容を続出データｒｄｌとして予備中央制御装置
ＣＣＩおよび比較回路ＣＭＰに伝達する。比較回ＷＩ
ＣＭＰは、現用および予備上記１．ａ装置ＭＭＯおよび
ＭＭｌからそれぞれ受信した読出データｒｄＯおよびｒ
ｄｌを比較し、両者の一致を検出した場合には現用中央
制御装置ＣＣＯに夕・１して不一致信号ｎｅを伝達しな
いが、両者の不一致を検出した場合には、現用中央制御
装置ＣＣＯに不一致信号ｎｅを伝達する。該不一致信号
ｎｅを賛信した現用中央制御装置ＣＣＯは、予備主記憶
装置ＭＭＩのアドレスａの記憶内容が、現用主記憶装置
ＭＭＯの同一アドレスａの記１，０内容と相違している
と判定し、然るべき措置を講する。
装置ＭＭＯおよびＭＭＩに対してアドレスａおよび読出
信号ｒｃを伝達すると、現用主記憶装置ＭＭＯは受信し
たアドレスａの記憶内容を続出データｒｄＯとして現用
中央制御装置ｃｃｏおよび比較回路ＣＭＰに伝達し、ま
た予６１６生記憶装置ＭＭＩは受信した同一アドレスａ
の記憶内容を続出データｒｄｌとして予備中央制御装置
ＣＣＩおよび比較回路ＣＭＰに伝達する。比較回ＷＩ
ＣＭＰは、現用および予備上記１．ａ装置ＭＭＯおよび
ＭＭｌからそれぞれ受信した読出データｒｄＯおよびｒ
ｄｌを比較し、両者の一致を検出した場合には現用中央
制御装置ＣＣＯに夕・１して不一致信号ｎｅを伝達しな
いが、両者の不一致を検出した場合には、現用中央制御
装置ＣＣＯに不一致信号ｎｅを伝達する。該不一致信号
ｎｅを賛信した現用中央制御装置ＣＣＯは、予備主記憶
装置ＭＭＩのアドレスａの記憶内容が、現用主記憶装置
ＭＭＯの同一アドレスａの記１，０内容と相違している
と判定し、然るべき措置を講する。
以上の説明から明らかな如く、本実施例によれは、現用
および予備主犯１＜ｙ装置ＭＭＯおよびＭＭｌからの読
出データｒｄＯおよびｒｄｌは、比較回路ＣＭＰにおい
て比較され、両者が相違した場合には現用中央制御装置
ＣＣＯに対し不一致信号ｎｅにより通知される。従って
現用中央制御装置ＣＣＯは両読出デークｒｄｏおよびｒ
ｄｌの相違を確実に検出することが可能となる。
および予備主犯１＜ｙ装置ＭＭＯおよびＭＭｌからの読
出データｒｄＯおよびｒｄｌは、比較回路ＣＭＰにおい
て比較され、両者が相違した場合には現用中央制御装置
ＣＣＯに対し不一致信号ｎｅにより通知される。従って
現用中央制御装置ＣＣＯは両読出デークｒｄｏおよびｒ
ｄｌの相違を確実に検出することが可能となる。
なお、第２図はあく迄本発明の一実施例に過ぎず、例え
ば中央制御装置ＣＣＯおよび主記１．１装置ＭＭＯが現
用系に限定されることは無く、中火制御装置ＣＣ１およ
び上記１．Ｏ装置ＭＭＩが現用系の場合にも、本発明の
効果は変わらない。
ば中央制御装置ＣＣＯおよび主記１．１装置ＭＭＯが現
用系に限定されることは無く、中火制御装置ＣＣ１およ
び上記１．Ｏ装置ＭＭＩが現用系の場合にも、本発明の
効果は変わらない。
（ｇｌ 発明の効果
以上、本発明によれは、前記情報処理システムにおいて
、現用および予（１：ｎ主記１．ａ装置間の記１１内容
の相違が確実に検出可能となる。
、現用および予（１：ｎ主記１．ａ装置間の記１１内容
の相違が確実に検出可能となる。
第１図は従来あるメモリ障害検出方式の一例を示す図、
第２図は本発明の一実施例によるメモリ障害検出方式を
示す図である。 図において、ＣＣＯおよびＣＣＩは中央側（ａ１１装置
、ＭＭＯおよびＭＭＩは上記１，１装置、ＰＫはパリテ
ィ検査回路、ＣＭＰは比較回路、ａはアドレス、ｒｃは
読出信号、ｗｃは書込信号、ｒｄＯおよびｒｄｌは読出
データ、ｗｄは書込テーク、ｎ不 ／ 図 第 ｚ ｍ
第２図は本発明の一実施例によるメモリ障害検出方式を
示す図である。 図において、ＣＣＯおよびＣＣＩは中央側（ａ１１装置
、ＭＭＯおよびＭＭＩは上記１，１装置、ＰＫはパリテ
ィ検査回路、ＣＭＰは比較回路、ａはアドレス、ｒｃは
読出信号、ｗｃは書込信号、ｒｄＯおよびｒｄｌは読出
データ、ｗｄは書込テーク、ｎ不 ／ 図 第 ｚ ｍ
Claims (1)
- 中央制御装置および複数の主起１．ａ装置を具備し、該
中央制御装置が該各主記憶装置の現用および予備等の動
作モードを指定する情報処理システムにおいて、前記中
央制御装置が前記現用および予備主記憶装置の同一アド
レスから同時に読出したデータを比較する手段を設け、
該手段が比較した該両データの不一致を検出した時、前
記現用中央制御装置に該不一致を通知することを特徴と
するメモリ障害検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57216429A JPS59107495A (ja) | 1982-12-10 | 1982-12-10 | メモリ障害検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57216429A JPS59107495A (ja) | 1982-12-10 | 1982-12-10 | メモリ障害検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59107495A true JPS59107495A (ja) | 1984-06-21 |
Family
ID=16688413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57216429A Pending JPS59107495A (ja) | 1982-12-10 | 1982-12-10 | メモリ障害検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59107495A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102805A (en) * | 1989-11-16 | 1992-04-07 | Amoco Corporation | Method for detecting the presence and concentration of weak acids and bases in liquids |
| EP0636984A1 (fr) * | 1993-07-30 | 1995-02-01 | Sextant Avionique | Procédé et dispositif de contrôle des données dans un calculateur |
-
1982
- 1982-12-10 JP JP57216429A patent/JPS59107495A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5102805A (en) * | 1989-11-16 | 1992-04-07 | Amoco Corporation | Method for detecting the presence and concentration of weak acids and bases in liquids |
| EP0636984A1 (fr) * | 1993-07-30 | 1995-02-01 | Sextant Avionique | Procédé et dispositif de contrôle des données dans un calculateur |
| FR2708765A1 (fr) * | 1993-07-30 | 1995-02-10 | Sextant Avionique | Procédé et dispositif de contrôle des données dans un calculateur. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7124244B2 (en) | Storage system and a method of speeding up writing data into the storage system | |
| JPS598852B2 (ja) | エラ−処理方式 | |
| US9262284B2 (en) | Single channel memory mirror | |
| US7076686B2 (en) | Hot swapping memory method and system | |
| JPS59107495A (ja) | メモリ障害検出方式 | |
| JPS6134645A (ja) | 二重化メモリ制御方式 | |
| JPS5836439B2 (ja) | バツフア・メモリ・アクセス処理方式 | |
| JPH02245954A (ja) | 半導体記憶装置 | |
| JPH0325807B2 (ja) | ||
| JPH0667814A (ja) | ディスクアレイ装置の転送データ復元方法 | |
| JPS5851364A (ja) | 二重化周辺記憶制御装置 | |
| JPS61125651A (ja) | エラ−報告処理方式 | |
| JPS58201142A (ja) | マイクロプログラム制御方式 | |
| JPH0376506B2 (ja) | ||
| JPH05143472A (ja) | データ転送方法 | |
| JPS6024493B2 (ja) | メモリ制御方式 | |
| JP2002182991A (ja) | 電子ディスク装置とそのアドレス線故障検出方法 | |
| JPS589296A (ja) | 効率的コピ−処理機能を有する２重化デ−タ蓄積装置 | |
| JPS5831020B2 (ja) | マルチプロセツサ制御システム | |
| JPH0212326A (ja) | ディスク制御装置 | |
| JPS61224052A (ja) | デ−タ保証方式 | |
| JPS62276929A (ja) | パリテイ異常検出回路 | |
| JPS60110047A (ja) | エラ−訂正方式 | |
| JPS581900A (ja) | ボリユ−ム・コピ−制御方式 | |
| JPH0594380A (ja) | 二重化メモリ装置 |