JPS59107382A - 映像メモリにおける使用可能領域の検出方式 - Google Patents
映像メモリにおける使用可能領域の検出方式Info
- Publication number
- JPS59107382A JPS59107382A JP57217990A JP21799082A JPS59107382A JP S59107382 A JPS59107382 A JP S59107382A JP 57217990 A JP57217990 A JP 57217990A JP 21799082 A JP21799082 A JP 21799082A JP S59107382 A JPS59107382 A JP S59107382A
- Authority
- JP
- Japan
- Prior art keywords
- address
- video memory
- usable area
- write request
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は映像メモリ、特に、グラフィックディスプレイ
の映像メモリにおける使用可能領域の検出方式に関する
。
の映像メモリにおける使用可能領域の検出方式に関する
。
（従来技術の説明）
従来、映像メモリの使用可能領域の検出は、ハードウェ
ア的には行なわず、ソフトウェアで映像メモリの使用可
能領域のアドレスを計’Ｉｆｔ−Ｌ”ｌｌｄ求めること
により検出していた。このために特に。
ア的には行なわず、ソフトウェアで映像メモリの使用可
能領域のアドレスを計’Ｉｆｔ−Ｌ”ｌｌｄ求めること
により検出していた。このために特に。
グラフィックディスプレイ用映像メモリのように大容量
の映像メモリの場合にはソフトウェアの負担が重く、検
出するための時間がかかり、さらにこの検出するための
プログラムにも多くのメモリが必要になるという諸欠点
があった。
の映像メモリの場合にはソフトウェアの負担が重く、検
出するための時間がかかり、さらにこの検出するための
プログラムにも多くのメモリが必要になるという諸欠点
があった。
（発明の詳細な説明）
本発明ばの目的は映像メモリ上の使用可能領域の検出を
ハードウェア的に行なうことにより、ソフトウェアの負
荷を軽減し、使用可能領域の検出時間の短縮および簡素
化を計った映像メモリにおける使用可能領域の検出方式
を提供することにある。
ハードウェア的に行なうことにより、ソフトウェアの負
荷を軽減し、使用可能領域の検出時間の短縮および簡素
化を計った映像メモリにおける使用可能領域の検出方式
を提供することにある。
（発明の構成）
本発明の方式は映像データを格納しかつ連続したアドレ
スからなる使用可能領域を有する映像メモリと。
スからなる使用可能領域を有する映像メモリと。
前記使用可能領域の最小アドレスおよび最大アドレスと
が予めセットされており前記映像メモリへの書込み要求
があるごとに該書込み要求アドレスと前記最小アドレス
および最大アドレスとを比較するアドレス比較制御部と
。
が予めセットされており前記映像メモリへの書込み要求
があるごとに該書込み要求アドレスと前記最小アドレス
および最大アドレスとを比較するアドレス比較制御部と
。
前記比較の結果により前記書込み要求アドレスが前記最
小アドレスより小さいかまたは前記最大アドレスより大
きいことがわかると割込信号を出力する割込制御部と、 前記割込信号の入力の有無により前記書込み要求アドレ
スはそれぞれ前記使用可能領域外であるか前記使用可能
領域内であるかを検出する制御部とを設けたことを特徴
とする。
小アドレスより小さいかまたは前記最大アドレスより大
きいことがわかると割込信号を出力する割込制御部と、 前記割込信号の入力の有無により前記書込み要求アドレ
スはそれぞれ前記使用可能領域外であるか前記使用可能
領域内であるかを検出する制御部とを設けたことを特徴
とする。
（発明の詳細な説明）
次に本発明の実施例について図面を参照して説明する。
本発明の一実施例をブロック図で示す第１図において、
本実施例は中央処理装ｇ（ＣＰＵ）１と、グラフィック
ディスプレイ制御部２と、映像メモ込うッチ部７と、割
込制御部８とから構成されている。
本実施例は中央処理装ｇ（ＣＰＵ）１と、グラフィック
ディスプレイ制御部２と、映像メモ込うッチ部７と、割
込制御部８とから構成されている。
先ず、ＣＰＵ、１は映像メモリ３上の使用可能な領域の
ロウアドレスとハイアドレスとをアドレスデータトシて
、アドレスセット制御部４にセットシ。
ロウアドレスとハイアドレスとをアドレスデータトシて
、アドレスセット制御部４にセットシ。
それぞれロウアドレス比較制御部５およびノλイアドレ
ス比較制御部６にラッチしておく。
ス比較制御部６にラッチしておく。
ＣＰＵＩが映像メモリ３にグラフパターンデータを書き
込むときには、ＣＰＵＩはグラフパターンデータを書き
込むための命令をグラフィックディスプレイ制御部２に
与える。グラフィックディスプレイ制御部２はこの命令
に応答して、命令により示されるアクセスアドレスを映
像メモリ３．ロウアドレス制御部５およびハイアドレス
制御部６に出力する。
込むときには、ＣＰＵＩはグラフパターンデータを書き
込むための命令をグラフィックディスプレイ制御部２に
与える。グラフィックディスプレイ制御部２はこの命令
に応答して、命令により示されるアクセスアドレスを映
像メモリ３．ロウアドレス制御部５およびハイアドレス
制御部６に出力する。
ロウアドレス比較制御部５およびハイアドレス比較制御
部６はアドレスセット制御部４からラッチされたアドレ
スデータとアクセスアドレスとを比較し、アクセスアド
レスがラッチされたハイアドレスより大きいかもしくは
ロウアドレスより小さい場合には、その結果を割込み信
号として使用するため、割込ラッチ部７にラッチする。
部６はアドレスセット制御部４からラッチされたアドレ
スデータとアクセスアドレスとを比較し、アクセスアド
レスがラッチされたハイアドレスより大きいかもしくは
ロウアドレスより小さい場合には、その結果を割込み信
号として使用するため、割込ラッチ部７にラッチする。
この割込ラッチ部７より発生した割込み信号を割込制御
可能領域かどうか検出する。
可能領域かどうか検出する。
たとえば、映像メモリ３が第２図に示すように。
０４００番地から０８ＦＦ番地までが現時点での使用可
能領域であるとする。つまりこれ以外の映像メモリ３の
鎖酸はすでに他のグラフパターンデータを書き込んであ
るかまた不使用領域の指定がされていて、使用できない
領域であるとする。
能領域であるとする。つまりこれ以外の映像メモリ３の
鎖酸はすでに他のグラフパターンデータを書き込んであ
るかまた不使用領域の指定がされていて、使用できない
領域であるとする。
ＣＰＵＩよりアドレスセット制御部４を通じて、ロウア
ドレス比較制御部５には、０４００というロウアドレス
を、またハイアドレス比較制御部６には、ｏ８ＦＦとい
うハイアドレスをあらかじめラッチさせておく。
ドレス比較制御部５には、０４００というロウアドレス
を、またハイアドレス比較制御部６には、ｏ８ＦＦとい
うハイアドレスをあらかじめラッチさせておく。
ＣＰＵＩが映像メモリ３の０３００番地にグラフパター
ンデータを書き込もうとした場合を考えると、ロウアド
レス比較制御部５およびハイアドレス比較制御部６は、
すでにラッチされているロウアドレス０ダＱＣ）Ｙ−ハ
、イアドμＸ０ｇＦＦ乙とアクセスアドレス０３００番
地とｌ比較する。この場合、０３００ ＜０４００とな
り、アクセスアドレス０３００は映像メモリ３の使用可
能領域ではないため、ロウアドレス比較制御部５の出力
がハイとなり割込ラッチ回路７にラッチされ、この信号
を割込信号として制御する割込制御部８からＣＰＵＩに
割込み発生を知らせる。これにより０３００番地は映像
メモリ３上の使用可能領域ではないことを検出できる。
ンデータを書き込もうとした場合を考えると、ロウアド
レス比較制御部５およびハイアドレス比較制御部６は、
すでにラッチされているロウアドレス０ダＱＣ）Ｙ−ハ
、イアドμＸ０ｇＦＦ乙とアクセスアドレス０３００番
地とｌ比較する。この場合、０３００ ＜０４００とな
り、アクセスアドレス０３００は映像メモリ３の使用可
能領域ではないため、ロウアドレス比較制御部５の出力
がハイとなり割込ラッチ回路７にラッチされ、この信号
を割込信号として制御する割込制御部８からＣＰＵＩに
割込み発生を知らせる。これにより０３００番地は映像
メモリ３上の使用可能領域ではないことを検出できる。
ＣＰＵＩは上述の割込み発生の報告を受けとると、新し
いアクセスアドレスを求めて、この新アクセスアドレス
が映像メモリ３の使用可能領域内にあるか否かを、前述
と同様なプロセスをたどって、使用可能領域内にあるア
クセスアドレスが見つかるまで、繰り返し調べる。
いアクセスアドレスを求めて、この新アクセスアドレス
が映像メモリ３の使用可能領域内にあるか否かを、前述
と同様なプロセスをたどって、使用可能領域内にあるア
クセスアドレスが見つかるまで、繰り返し調べる。
割込制御部８からＣＰＵＩへ割込信号が出力されないと
使用可能領域内にあるアクセスアドレスが見つかったこ
とになり、ＣＰＵＩはグラフィックティスプレィ制御部
２に指令を出して、映像メモリ３にグラフパターンデー
タを書き込む。才た、ＣＰＵＩは映像メモリ３への書込
みを行なったアクセスアドレスに基づいて、新しいロウ
アドレスまたは新しいハイアドレスを求め、これをアド
レスセット制御部４を介して、ロウアドレス比較制御部
５またはハイアドレス比較制御部６にセットして、次の
書込み動作に備える。
使用可能領域内にあるアクセスアドレスが見つかったこ
とになり、ＣＰＵＩはグラフィックティスプレィ制御部
２に指令を出して、映像メモリ３にグラフパターンデー
タを書き込む。才た、ＣＰＵＩは映像メモリ３への書込
みを行なったアクセスアドレスに基づいて、新しいロウ
アドレスまたは新しいハイアドレスを求め、これをアド
レスセット制御部４を介して、ロウアドレス比較制御部
５またはハイアドレス比較制御部６にセットして、次の
書込み動作に備える。
（発明の詳細な説明）
本発明によれば、以上のような構成の採用により、アク
セスアドレスが映像メモリの使用可能領域内にあるか否
かを調べる機能をソフトウェアから除外して専用ハード
ウェアにより行なうようになるため、ソフトウェアの負
担を軽減するとともに上記調査の時間短縮と簡素化とが
できるようになる。
セスアドレスが映像メモリの使用可能領域内にあるか否
かを調べる機能をソフトウェアから除外して専用ハード
ウェアにより行なうようになるため、ソフトウェアの負
担を軽減するとともに上記調査の時間短縮と簡素化とが
できるようになる。
第１図は本発明の一実施例、第２図は該実施例における
映像メモリの構成例をそれぞれ示す。 １・・・・・・中央処理装置（ＣＰＵ）、２・・曲グラ
フィックディスプレイ制御部、３・・曲映像メモリ、４
・・・・・・アドレスセット制御部、５・・・・・・ロ
ウアドレス比較制御部、６・・曲ハイアドレス比較制御
部、７・・・・・・割込ラッチ部、８・・曲割込制御部
。
映像メモリの構成例をそれぞれ示す。 １・・・・・・中央処理装置（ＣＰＵ）、２・・曲グラ
フィックディスプレイ制御部、３・・曲映像メモリ、４
・・・・・・アドレスセット制御部、５・・・・・・ロ
ウアドレス比較制御部、６・・曲ハイアドレス比較制御
部、７・・・・・・割込ラッチ部、８・・曲割込制御部
。
Claims (1)
- 【特許請求の範囲】 映像データを格納しかつ連続したアドレスからなる使用
可能領域を有する映像メモリと、前記使用可能領域の最
小アドレスおよび最大アドレスとが予めセットされてお
り前記映像メモリへの書込み要求があるごとに該書込み
要求アドレスと前記最小アドレスおよび最大アドレスと
を比較するアドレス比較制御部と、 前記比較の結果により前記書込み要求アドレスが前記最
小アドレスより小さいかまたは前記最大アドレスより大
きいことがわかると割込信号を出力する割込制御部と、 前記割込信号の人力の有無により前記書込み要求アドレ
スはそれぞれ前記使用可能領域外であるか前記使用可能
領域内であるかを検出する制御部とを設けたことを特徴
とする映像メモリにおける使用可能領域の検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217990A JPS59107382A (ja) | 1982-12-13 | 1982-12-13 | 映像メモリにおける使用可能領域の検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57217990A JPS59107382A (ja) | 1982-12-13 | 1982-12-13 | 映像メモリにおける使用可能領域の検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59107382A true JPS59107382A (ja) | 1984-06-21 |
Family
ID=16712888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57217990A Pending JPS59107382A (ja) | 1982-12-13 | 1982-12-13 | 映像メモリにおける使用可能領域の検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59107382A (ja) |
-
1982
- 1982-12-13 JP JP57217990A patent/JPS59107382A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59107382A (ja) | 映像メモリにおける使用可能領域の検出方式 | |
| JPS63126050A (ja) | メモリバツクアツプ方式 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JP3206013B2 (ja) | ダイレクト・メモリ・アクセス転送制御装置 | |
| JP3299147B2 (ja) | キャッシュ制御回路 | |
| JPH01251254A (ja) | 割り込み要求発生方式 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH02234250A (ja) | メモリテスト補助装置 | |
| JPH02156351A (ja) | キャッシュメモリ装置 | |
| JPH04156636A (ja) | データ処理装置 | |
| JPH0546641A (ja) | オンラインデータ引継ぎ方式 | |
| JPH04218857A (ja) | 低速／高速インタフェース回路 | |
| JPS619684A (ja) | デフオルト画面表示方式 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JPH02103650A (ja) | データ処理装置 | |
| JPH0520136A (ja) | ダンプ処理方式 | |
| JPS61127025A (ja) | 光デイスク制御装置 | |
| JPS59226955A (ja) | プログラム・デバツク装置 | |
| JPH02188856A (ja) | メモリアクセス回路 | |
| JPH02151940A (ja) | トレースメモリ方式 | |
| JPH0216623A (ja) | 電子デイスク装置 | |
| JPS6386050A (ja) | 実装メモリ容量検出方法 | |
| JPS63111548A (ja) | アドレス比較装置 | |
| JPS63298466A (ja) | デ−タ転送装置 | |
| JPS6051940A (ja) | バッファメモリ制御方式 |