JPS6386050A - 実装メモリ容量検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は実装メモリ容量検出方法、特に複数の脱着自在
なメモリを実装しつる電子計算機システムで現実に実装
されているメモリの全容量を、中央処理装置に検出させ
る方法に関する。

（従来の技術） 一般に、電子計算機システムでは、中央処理装置、メモ
リボード、入出力装置などが、バックパネルを介して共
通のシステムバスに接続されることが多い。このような
システムでは、複数の脱着口（１：なメモリボードが、
低位のアドレスから順に　・任意の枚数だけ実装される
ことになり、新たなメモリボードを装着することにより
随時メモリの増設が可能になる。第３図は、このような
典型的なシステムの一例を示すブロック図である。シス
テムバス１００には、中央処理装置２００、メモリボー
ド３０１〜３０４、入出力装置４０１゜４０２がバック
パネルを介して接続されている。

この例では、４枚のメモリボードが装６されているが、
各メモリボードは脱着自在であるため、５教具にに増設
したり、３教具ドに減らしたりすることが容易にできる
。このようにメモリ容量が口■変なシステムでは、シス
テムの−ｒ１−げ時に、現実に実装されているメモリの
全容量を検出する必要が生ずる。

従来、このようなメモリ容量の検出は、中央処理装置に
よる各メモリボードへの書込み／読出し作業を行うこと
によって行っていた。すなわち、特定の検査用パターン
データをメモリに書込み、これを直ちに読出し、書込み
データと読出しデータとを比較するという作業を、メモ
リボードの最小増設単位ごとに行っていた。このような
比較を行えば、両データが不一致となったアドレス値か
ら１を減じたアドレスが、実装最大アドレスとして認識
できる。

（発明が解決しようとする問題点） しかし、前述のような、書込み／読出しを行う従来の実
装メモリ容量検出方法は、実際のメモリに対する書込み
動作・読出し動作、そして比較動作が必要になるため、
非常に時間がかかるという問題点がある。また、メモリ
に対して検査用パターンを実際に書込んでしまうため、
バッテリなどでメモリ内容がバックアップされているよ
うなシステムでは、システムの立上げのたびに、メモリ
内容が破壊されてしまうという別な間ｍ点も生じること
になる。

そこで本発明は、短時間で、かつメモリ内容を破壊する
ことなしに、現実に実装されているメモリの全容量を検
出することができる実装メモリ容量検出方法を提供する
ことを目的とする。

〔発明の構成〕

（問題点を解決するための手段） 本発明は、複数の脱着自在なメモリを実装しつる電子計
算機システムで現実に実装されているメモリの全容量を
、中央処理装置に検出させる方法において、 実装中の各メモリに、そのメモリに割付けられたアドレ
ス空間のスタートアドレスとそのメモリのメモリ容量と
を記録するための手段と、スタートアドレスとメモリ容
量との和を求める加算器と、中央処理装置からアドレス
空間内へアクセスがあったときに加算器による和を中央
処理装置に与える応答手段と、を設け、 中央処理装置に、複数のメモリ巾最下位のアドレス空間
を占めるメモリに対するアクセスを行わせ、 この後、中央処理装置に、応答手段から与えられた和の
示すアドレスを用い、より上位のアドレス空間を占める
メモリをアクセスさせ、このアクセスの結果前られる新
たな和の示すアドレスを用い、より」−位のアドレス空
間を占めるメモリをアクセスさせるという動作を繰返し
行わせ、より上位のアドレス空間を占めるメモリアクセ
スが不能となったときに、最後にアクセスしたメモリに
記録されているスタートアドレスおよびメモリ容量に基
づいて現実に実装されているメモリの全容量を中央処理
装置に検出させるようにし、短時間で、かつメモリ内容
を破壊することなしに、現実に実装されているメモリの
全容量を検出できるようにしたものである。

（作　用） 従来の方法のように検査用パターンの書込みを行うわけ
ではなく、あらかじめ各メモリに記録されたスタートア
ドレスとメモリ容量とに基づいて順次実装の確認を行う
ことができる。したがって、書込み／読出し動作に時間
をとられることなく、短時間で検出を行うことができ、
しかも、メモリ内容を破壊することもなくなる。

（実施例） 以下、本発明を図示する実施例に基づいて説明する。第
１図は、本発明の一実施例に係る実装メモリ容量検出方
法を行うために用いるメモリボード３００の内部構成を
示すブロック図である。このメモリボード３００は、第
３図に示すシステムにおけるメモリボード３０１〜３０
４に相当する。

したがってメモリボード３００は、アドレスバスＡ、コ
ントロールバスＣ，データバスＤを介シて、システムバ
ス１００に接続されている。メモリボード３００内部で
は、アドレスバスＡがアドレスレシーバ１に、コントロ
ールバスＣがコントロールバス制御部２に、データバス
Ｄがデータバストランシーバ３に、それぞれ接続され、
史にこれらからメモリ本体４に接続されることになる。

通常のメモリ本体４へのアクセスは、アドレスバスＡ上
のアドレスがアドレスレシーバ１を介してメモリ本体４
に与えられ、コントロールバス４上の読出しまたは書込
みを指示する制御信号がコントロールバス制御部２を介
してメモリ本体４に与えられることによってなされる。

この場合、データは、メモリボード内部バススイッチ５
およびデータバストランシーバ３を介してやりとりされ
る。また、この実施例のメモリ本体４は、バッテリによ
ってバックアップされるタイプのメモリであって、この
バックアップ作業はバックアップ制御部６によって制御
される。

このメモリボード３００の特徴は、スタートアドレス設
定スイッチ７、メモリ容量設定スイッチ８、最高アドレ
スボード表示スイッチ９という３つの特異なスイッチと
、加算器１０および比較器１１を備えている点である。

スタートアドレス設定スイッチ７は、このメモリボード
３００に割付けられたアドレス空間のスタートアドレス
を設定するためのスイッチで、このメモリボード３００
をメモリボード３０１として実装する場合と、メモリボ
ード３０２として実装する場合とでは、異なった設定が
なされる。また、メモリ容量設定スイッチ８は、このメ
モリボード３００の有するメモリ容量を設定するための
スイッチで、メモリ本体４の容はを示すことになる。ま
た、最高アドレスポード表示スイッチ９は、このメモリ
ボード３０〔〕を最高アドレスポードとして実装する場
合のみ”　１′と設定され、それ以外の場合は”０“と
設定される。したがって、メモリボード３０４の位置に
実装する場合のみ゛　１”なる設定がなされる。以上３
つのスイッチの設定は、メモリボード３００を実装した
オペレータによってなされることになる。なお、スター
トアドレスの設定は、実装した複数のメモリボード間で
、割付はアドレス空間が重ならないように設定しなけれ
ばならない。

加算器１０は、スタートアドレス設定スイッチ７の設定
値（ＳＴ）とメモリ容量設定スイッチ８の設定値（Ｓ　
Ｐ）との和（ＳＴ＋ＳＰ）を求めて、メモリボード内部
バススイッチ５および比較器１１に与える。比較器１１
は、この和（ＳＴ＋ＳＰ）と、スタートアドレス設定ス
イッチ７の設定値（ＳＴ）と、アドレスレシーバ１から
与えられるアドレス値（ＡＤ）と、を入力し、次のよう
な比較演算を行う。すなわち、最高アドレスボード表示
スイッチ９の設定値をＭとしたときに、Ｍ−〇のとき ＳＴ　　　≦　　ＡＤ　　　＜　　　ＳＴ＋ＳＰＭ−１
のとき ＳＴ　　≦　ＡＤ なる条件判断である。この判断結果は、メモリボード内
部バススイッチ５およびメモリ本体４に与えられる。

この比較器１１の判断は、通常のアクセス動作において
、メモリボードセレクトの機能に利用される。すなわち
、アドレスバスＡから与えられたアドレス値（ＡＤ）が
、そのメモリボード３００に割付けられたアドレス空間
内（ＳＴ−８Ｔ＋ＳＰ）のものであれば、条件満足なる
判断結果が得られるので、この判断結果をもってメモリ
本体４のアクセスを可能にすればよい。

次に、システム立上げ時に行われるメモリ容量検出動作
中の動作について説明する。メモリボート内部バススイ
ッチ５は、コントロールバス制御部２からの制御信号に
基づいてこの動作モードの切替えを行う。通常のアクセ
ス動作モードでは、コントロールバス制御部２から書込
み信号または読出し信号が出力され、これによりメモリ
本体４のアクセスがｎＪ能化されるとともに、メモリボ
ード内部バススイッチ５は、データバストランシーバ３
をメモリ本体４に接続する。したがって、前述のように
、データはデータバストランシーバ３およびメモリボー
ド内部バススイッチ５を介してやりとりされる。ところ
が、メモリ容量検出動作モード、すなわちシステムの立
上げ時には、中央処理装置からＭａｘ　Ａｄｄｒｅｓｓ
　ＲｅａｄコマンドをコントロールバスＣに出力させる
。このコマンドは、メモリ本体４のアクセスを楚止する
。また、メモリボード内部バススイッチ５は、このコマ
ンドを受けると、データバストランシーバ３を加算器１
０に接続する。したがって、加算器１０で求められた和
（ＳＴ十ＳＰ）が、データバスＤを介して中央処理装置
に与えられることになる。中央処理装置は、メモリ容量
検出モードに入ったときには、前述のように、Ｍａｗ　
Ａｄｄｒｅｓｓ　Ｒｅａｄコマンドをコントロールバス
Ｃに出力するとともに、まず０をアドレスバスＡに出力
し、０番地のアクセスを行う。

このアクセスの結果、データバスＤには加算器１０によ
る和（ＳＴ＋ＳＰ）が現れる。そこで、中央処理装置は
、以後常にこの和をアドレスバスＡに出力して次のアク
セスを行うという処理を繰返してゆけばよい。このよう
な繰返し処理を、前回と同じ和（ＳＴ＋ＳＰ）の値が得
られるまで続ける。同じ和の値が得られたら、その和の
値（ＳＴ＋ＳＰ）が求める実装メモリの容量となる。

以ド、第３図に示すシステムに本発明を適用した場合の
メモリ容量検出動作を具体的に説明する。

いま、メモリボード３０１．３０２，３０３゜３０４の
メモリ容量をそれぞれ、０４００Ｈ。

２０００Ｈ，４８００Ｈ，０ＣＯＯＨバイト（Ｈは１６
進数であることを示す）とすると、各メモリボードの３
つのスイッチ、すなわち、スタートアドレス設定スイッ
チ７、メモリ容量設定スイッチ８．最高アドレスポード
表示スイッチ９の設定は、それぞれ第２図に示すように
なる。すなわち、全アドレス空間は、０〜７７ＦＦＨで
あり、実装メモリ容量は、７８００Ｈバイトである。中
央処理装置　２００によるこの容量検出手順は次のステ
ップで行われる。

■　中央処理装置２００は、アドレス０ＯＯＯＨに対し
て、Ｍａｘ　Ａｄｄｒｅｓｓ　Ｒｅａｄコマンドを発行
し、メモリボード３０１から和（ＯＯ００Ｈ＋０４００
Ｈ−０４００Ｈ）を得る。

■　中央処理装置２００は、アドレス０４００Ｈに対し
て、Ｍａｘ　Ａｄｄｒｅｓｓ　Ｒｅａｄコマンドを発行
し、メモリボード３０２から和（０４００Ｈ＋２０００
　Ｈ−２４００Ｈ）を得る。

■　中央処理装置２００は、アドレス２４００Ｈに対し
て、Ｍａｗ　Ａｄｄｒｅｓｓ　Ｒｅａｄコマンドを発行
し、メモリボード３０３から和（２４０ＯＨ＋４８００
Ｈ−６ＣＯＯＨ）を得る。

■　中央処理装置２００は、アドレス６ＣＯＯＨに対し
て、Ｍａｘ　Ａｄｄｒｅｓｓ　Ｒｅａｄコマンドを発行
し、メモリボード３０４から和（６ＣＯＯＨ＋０ＣＯＯ
Ｈ−７８００Ｈ）を得る。

■　中央処理装置２００は、アドレス７８００Ｈに対し
て、ＭａｘＡｄｄｒｃｓｓ　Ｒｅａｄコマンドを発行す
る。

メモリボード３０４の最高アドレスボード表示スイッチ
９は”１″であるから、再びメモリボード３０４から和
（６ＣＯＯＨ＋０ＣＯＯＨ−７８００Ｈ）を得る。

■）中央処理装置２００は、同じ和（７８００Ｈ）を２
同受けとったことを認識し、実装メモリ容量が７８００
Ｈバイトであると検出できる。

以上のように、本実施例ではメモリ本体４に対するアク
セスを行うことなしに、実装メモリ容量の検出を行うこ
とができる。なお、上述の実施例では、スタートアドレ
ス設定およびメモリ容量設定にスイッチを用いたが、こ
れは他の記録手段を用いても構わない。また、バックア
ップ制御部６を備えないシステムについても同様に本発
明を適用口Ｊ能である。また、本発明に係る方法では、
中央処理装置はシステムの全メモリ容量だけでなく、各
メモリボードのメモリ容量をも認識することができる。

〔発明の効果〕

以１．のとおり本発明によれば、複数の脱着自在なメモ
リを実装しうる電子計算機システムで現実に実装されて
いるメモリ容量の検出ｈ゛法において、各メモリにスタ
ートアドレス設定手段とメモリ容微設定手段とを設け、
これらの値をアクセスすることにより検出を行うように
したため、実際のメモリ本体をアクセスする必要がなく
なり、メモリの内容を破壊せずに、かつ、短時間で実装
メモリ容量の検出を行うことができるようになる。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る実装メモリ容量検出
方法を行うのに用いるメモリボードの内部構成を示すブ
ロック図、第２図は、第１図に示す実装メそり容量検出
方法の手順を説明するための図、第３図は、複数の脱着
自在なメモリを実装しうる一般的な電子計算機システム
のブロック図である。 １・・・アドレスレシーバ、２・・・コントロールバス
制御部、３・・・データバストランシーバ、４・・・メ
モリ本体、５・・・メモリボード内部バススイッチ、６
・・・バックアップ制御部、７・・・スタートアドレス
設定スイッチ、８・・・メモリ容量設定スイッチ、９・
・・最高アドレスポード表示スイッチ、１０・・・加算
器、１１・・・比較器、１００・・・システムバス、２
００・・・中央処理装置、３００〜３０４・・・メモリ
ボード、４０１．４０２・・・入出力装置、Ａ・・・ア
ドレスバス、Ｃ・・・コントロールバス、Ｄ・・・デー
タバス。 出願人代理人　　佐　　藤　　−雄 図面の浄′ＩＩＦ（内″ａに変更なし）第２図 第３図 手続補正書 昭和６１年１０月３１日

Claims (1)

1. 【特許請求の範囲】 １、複数の脱着自在なメモリを実装しうる電子計算機シ
   ステムで現実に実装されているメモリの全容量を、中央
   処理装置に検出させる方法であって、 実装中の各メモリに、そのメモリに割付けられたアドレ
   ス空間のスタートアドレスおよびそのメモリのメモリ容
   量を記録するための手段と、前記スタートアドレスと前
   記メモリ容量との和を求める加算器と、前記中央処理装
   置から前記アドレス空間内へアクセスがあったときに前
   記和を前記中央処理装置に与える応答手段と、を設け、 前記中央処理装置に、前記複数のメモリ巾最下位のアド
   レス空間を占めるメモリに対するアクセスを行わせ、 この後、前記中央処理装置に、前記応答手段から与えら
   れた和の示すアドレスを用い、より上位のアドレス空間
   を占めるメモリをアクセスさせ、このアクセスの結果得
   られる新たな和の示すアドレスを用い、より上位のアド
   レス空間を占めるメモリをアクセスさせるという動作を
   繰返し行わせ、より上位のアドレス空間を占めるメモリ
   アクセスが不能となったときに、最後にアクセスしたメ
   モリに記録されているスタートアドレスおよびメモリ容
   量に基づいて現実に実装されているメモリの全容量を中
   央処理装置に検出させることを特徴とする実装メモリ容
   量検出方法。 ２、メモリボード上のスイッチ設定によって、スタート
   アドレスおよびメモリ容量の記録を行うことを特徴とす
   る特許請求の範囲第１項記載の実装メモリ容量検出方法
   。 ３、中央処理装置からアクセスされたアドレスが、記録
   されているスタートアドレス以上であるか否か、および
   加算器でもとめた和未満であるか否か、を判断する比較
   器を応答手段に設けることを特徴とする特許請求の範囲
   第１項または第２項記載の実装メモリ容量検出方法。 ４、メモリ容量検出動作を行っている間は、中央処理装
   置からメモリに対して検出動作実行中を示す制御信号を
   与え、メモリ本体への直接アクセスを避けるようにする
   ことを特徴とする特許請求の範囲第１項乃至第３項のい
   ずれかに記載の実装メモリ容量検出方法。