JPH02222035A - マイクロプログラム制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 反逍立１ 本発明はマイクロプログラム制御装置に関し、特にマイ
クロプログラム制御装置の制ｇＯ記憶への書込みに対す
る保護方式に関する。

従１１１術 近年、マイクロプログラム制御装置の分散化が進んでお
り、たとえば以前には周辺装置の制御を含む入出力動作
を実行するファームウェアがソフトウェア命令を処理す
るファームウェアと共に中央処理装置の１個の制御記憶
に収容されていたのに対し、最近ではソフトウェア命令
の処理と周辺装置の制御を含む入出力動作の実行とが各
々独立して遂行できるように、それらファームウェアが
個々の制御記憶に収容されるようになっている。

以下、該ファームウェアを格納する制御記憶と、該制御
記憶に格納されたマイクロ命令を実行するマイクロ命令
実行部との組合せをプロセッサと呼ぶこととする。

上記の入出力動作を遂行するプロセッサにおいても、共
通処理を行うプロセッサと、個々の周辺装置を制御する
複数のプロセッサとに分けられて、分散化や階層化が益
々進んでいる。

ファームウェアを格納する制御記憶はＲＡＭ（ランダム
アクセスメモリ）で構成されることが多く、ファームウ
ェアはファームウェアロード手段によってシステム立上
げ時にシステムディスクからロードされる。

周辺装置制御用のプロセッサは周辺装置の機能が異って
いても、通常同一のプロセッサが用いられることが多い
、このプロセッサ内のファームウェアの機能および容量
は制御される周辺装置の機能に依存している。

また、制御記憶にはファームウェアのほかに、周辺装置
の制御および上位装置との通信に使用される゛制御デー
タも格納されることがある。この制御データの読出しお
よび書込みは同−制御記憶内のファームウェア、すなわ
ちマイクロ命令によって行われる。

このような従来のマイクロプログラム制御装置では、制
御データを制御記憶に書込むときの保護手段がないので
、ファームウェアの誤りまたはハードウェアの誤動作に
よって、同−制御記憶内に格納されたファームウェアを
破壊してしまうことがあるという欠点がある。

魚曹しとｌ煎 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、ファームウェアの誤りまたはハードウェ
アの誤動作による、同−制御記憶内に格納されたファー
ムウェアの破壊を防止することができるマイクロプログ
ラム制御装置の提供を目的とする。

九肌左璽羞 本発明によるマイクロプログラム制御装置は、システム
立上げ時にファームウェアプログラムが制御記憶にロー
ドされるマイクロプログラム制御装置であって、前記制
御記憶への書込みデータが前記ファームウェアプログラ
ムの格納領域への書込みであることを検出する検出手段
と、前記検出手段により前記ファームウェアプログラム
の格納領域への書込みであることが検出された書込みデ
ータの前記制御記憶への書込みを抑止する抑止手段とを
含むことを特徴とする。

Ｋ止舅 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
り、第２図は従来例の構成を示すブロック図である。ま
ず、第２図を用いて従来技術について説明する。

第２図において、システム立上げ時に、記憶回路５にフ
ァームウェアすなわちマイクロ命令群をロードする場合
には、該マイクロ命令群のうち一語が信号線１０６を介
して書込みレジスタ４にロードされる。

このマイクロ命令は通常システムディスク（図示せず）
から主記憶（図示せず）を経由して書込みレジスタ４に
ロードされる。

この後に、ファームウェアロード指示回路１から記憶ア
ドレス発生回路２に、書込みレジスタ４に保持されたマ
イクロ命令を書込むべき記憶回路５のアドレスが信号線
１０１を介して供給され、該アドレスが記憶アドレス発
生回路２から信号線１゜４を介して記憶回路５に供給さ
れる。

さらに、ファームウェアロード指示回路１から記憶回路
５への書込み指示信号が信号線１０２を介してオア回＃
Ｉ３およびマイクロ命令実行指示回路８に供給され、該
書込み指示信号がオア回路３から信号線１０５を介して
記憶回路５に供給される。

したがって、書込みレジスタ４に保持されたマイクロ命
令が信号線１０７を介して記憶回路５に送出され、ファ
ームウェアロード指示回路１によって指定される記憶回
路５のアドレスに書込まれる。

ファームウェアロード指示回路１は一番目のアドレスと
して「０」を出力するので、書込みレジスタ４内のマイ
クロ命令は記憶回路５の０番地に書込まれ、マイクロ命
令ロードの第１回目のサイクルが終了する。

続いて、次のマイクロ命令が主記憶から書込みレジスタ
４にロードされると、ファームウェアロード指示回路１
は記憶アドレス発生回路２を経由して次のアドレス、す
なわち「１」を記憶回路５に供給し、同時にオア回路３
を経由して記憶回路５に書込み指示信号を供給するので
、書込みレジスタ４内のマイクロ命令が記憶回路５の１
番地に書込まれ、マイクロ命令ロードの第２回目のサイ
クルが終了する。

上述した動作を繰返すことにより、所望の語数のマイク
ロ命令群が記憶回路５にロードされることになる。

このとき、マイクロ命令群は記憶回路５の最上限アドレ
ス５２までは格納されておらず、マイクロ命令群の最上
限アドレス５１から記憶回路５の最上限アドレス５２ま
でのエリアは制ｖ１１１１ｆ報を格納するために確保さ
れている。

ファームウェアのロード終了後、記憶回路５内のマイク
ロ命令群が実行されるが、このときファームウェアロー
ド指示回路１からの信号線１０１，１０２上の信号が有
効となることはない。

記憶アドレス発生回路２は信号線１０９を介して入力さ
れる読出しレジスタ６からの現マイクロ命令のアドレス
部と、信号線１０３を介して入力される自装置内の諸条
件とから次に実行すべきマイクロ命令のアドレスを発生
し、該アドレスを信号線１０４を介して記憶回路５に供
給する。

記憶アドレス発生回路２から供給されたアドレスにより
指定される一語のマイクロ命令が記憶回Ｆ＃１５内から
読出されると、信号線１０８を介して読出しレジスタ６
に送出されて格納される。

読出しレジスタ６に格納されたマイクロ命令は信号線１
１１を介してマイクロ命令実行指示回路８に供給され、
マイクロ命令実行指示回＃Ｉ８から信号線１１５を介し
てマイクロ命令を実行する各機能ブロック（図示せず）
に供給され、該マイクロ命令が各機能ブロックで実行さ
れる。

このときには通常、信号線１０２を介して入力されるフ
ァームウェアロード指示回路１からの出力信号、および
信号線１１４を介して入力されるフリップフロップ（Ｆ
Ｆ）７からの出力信号によりマイクロ命令実行抑止がマ
イクロ命令実行指示回路８に指示されることはない。

マイクロ命令の指示により制御情報が記憶回路５に書込
まれる場合には、制御情報が信号線１０６を介して書込
みレジスタ４に予め設定されるとともに、該制御情報を
格納すべき記憶回路５のアドレスが信号線１１６を介し
てアドレスレジスタ９に予め設定される。

読出しレジスタ６に格納されたマイクロ命令が制御情報
の記憶回路５への書込みを示すとき、読出しレジスタ６
からの書込み指示信号が信号線１１３を介してオア回路
３に供給され、オア回路３から信号線１０５を介して記
憶回路５に供給される。

同時に、アドレスレジスタ９に設定されたアドレスが信
号ｌｌ１１１７を介して記憶アドレス発生回路２に供給
され、記憶アドレス発生回路２から記憶回路５に供給さ
れるので、書込みレジスタ４内に設定された制御情報は
アドレスレジスタ９の内容によって指定される記憶回路
５のアドレスに書込まれる。

マイクロ命令の指示により記憶回路５に書込まれた制御
情報を読出す場合には、読出すべき制御情報が格納され
ている記憶回路５のアドレスがアドレスレジスタ９に予
め設定される。

読出しレジスタ６に格納されたマイクロ命令が記憶回路
５内の制御情報の読出しを示すときには、アドレスレジ
スタ９内のアドレスが記憶アドレス発生回路２を経由し
て記憶回路５に供給されているので、アドレスレジスタ
９の内容によって指定される記憶回路５のアドレスから
制御情報が読出されて読出しレジスタ６に格納される。

また、読出しレジスタ６に格納されたマイクロ命令が記
憶回路５内の制御情報の読出しを示すときには、信号線
１１２を介してフリップフロップ７に出力される読出し
レジスタ６の出力信号が有効となるので、フリップフロ
ップ７がセットされ、このフリップフロップ７のセット
状態が１クロック間保持される。

すなわち、フリップフロップ７がセット状態のときには
、読出しレジスタ６の内容がマイクロ命令ではなく、制
御情報であることを示している。

よって、信号線１１４を介して入力されるフリップフロ
ップ７の内容により、マイクロ命令実行指示回路８は信
号線１１５を介して各機能ブロックにマイクロ命令実行
抑止信号を出力する。

次に、第１図を用いて本発明の一実施例について説明す
る。

第１図において、本発明の一実施例は境界レジスタ１０
と比較回路１１とアンド回路１２とを設けた以外は第２
図に示す従来例と同様の構成となっており、同一の構成
部品には同一符号を付しである。また、それら同一の構
成部品の動作も同様である。

以下、本発明の一実施例の従来例とは異なる部分につい
て説明する。

システム立上げ時、マイクロ命令による処理が行われる
前に、境界レジスタ１０には記憶回路５内に格納された
ファームウェア容量の値、すなわち記憶回路５内のファ
ームウェアの最上限アドレス５１が信号線１１８を介し
て設定される。

比較回路１１はこの境界レジスタ１０から信号線１１９
を介して送られてくる最上限アドレス５１と、記憶アド
レス発生回路２から信号線１０４を介して送られてくる
アドレスとを比較し、その比較結果を信号線１２０を介
してアンド回路１２に送出する。

ここで、読出しレジスタ６に格納されたマイクロ命令が
制御情報の記憶回路５への書込みを示す場合には、アド
レスレジスタ９に予め設定された書込みアドレスが記憶
アドレス発生回路２を経由して比較回路１１に送られて
くるので、比較回路１１ではこの書込みアドレスと境界
レジスタ１０からの最上限アドレス５１との比較が行わ
れる。

この比較により、アドレスレジスタ９に予め設定された
書込みアドレスが境界レジスタ１０の最上限アドレス５
１よりも大きいことが検出されたときには、比較回路１
１からアンド回路１２に“１”が出力される。

また、アドレスレジスタ９に予め設定された書込みアド
レスが境界レジスタ１０の最上限アドレス５１よりも小
さいことが検出されたときには、比較回路１１からアン
ド回路１２に“０”が出力される。

アンド回路１２では比較回路１１からの出力と、オア回
路３からの出力との論理積演算が行われているので、ア
ドレスレジスタ９に予め設定された書込みアドレスが境
界レジスタ１０の最上限アドレス５１よりも小さいこと
が比較回路１１で検出されたときには、読出しレジスタ
６からオア回路３を経由して記憶回路５に出力される書
込み指示信号がアンド回路１２で抑止される。

よって、読出しレジスタ６に格納されたマイクロ命令が
制御情報の記憶回路５への書込みを示すとき、該書込み
により記憶回路５内のファームウェアが破壊されてしま
うような場合には、すなわち該書込みのアドレスが記憶
回ｖ！１５のファームウェア格納領域内にあることが比
較回路１１で検出されると、アンド回路１２により該書
込みが抑止される。

このように、記憶回路５に格納されたファームウェアの
最上限アドレス５１を境界レジスタ１０に保持し、記憶
回路５への制御情報の書込み時に、その書込みアドレス
と最上限アドレス５１とを比較回路１１で比較し、その
比較結果により制御情報の書込みが記憶回路５のファー
ムウェア格納領域への書込みであることが検出されたと
き、その制御情報の記憶回路５への書込みをアンド回路
１２で抑止するようにすることによって、少量のハード
ウェアの追加で、ファームウェアの誤りまたはハードウ
ェアの誤動作による、記憶回路５内に格納されたファー
ムウェアの破壊を防止することができる。

発明の詳細 な説明したように本発明によれば、制御記憶への書込み
データがファームウェアプログラムの格納領域への書込
みであることを検出されたとき、該書込みデータの制御
記憶への書込みを抑止するようにすることによって、フ
ァームウェアプログラムの誤りまたはハードウェアの誤
動作による、同−制御記憶内に格納されたファームウェ
アプログラムの破壊を防止することができるという効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は従来例の構成を示すブロック図である。 主要部分の符号の説明 ５・・・・・・記憶回路 １０・・・・・・境界レジスタ １１・・・・・・比較回路 １２・・・・・・アンド回路

Claims (1)

【特許請求の範囲】
1. （１）システム立上げ時にファームウェアプログラムが
   制御記憶にロードされるマイクロプログラム制御装置で
   あって、前記制御記憶への書込みデータが前記ファーム
   ウェアプログラムの格納領域への書込みであることを検
   出する検出手段と、前記検出手段により前記ファームウ
   ェアプログラムの格納領域への書込みであることが検出
   された書込みデータの前記制御記憶への書込みを抑止す
   る抑止手段とを含むことを特徴とするマイクロプログラ
   ム制御装置。