JPS59104623A - セラミツク素子及びその製造方法 - Google Patents
セラミツク素子及びその製造方法Info
- Publication number
- JPS59104623A JPS59104623A JP21411482A JP21411482A JPS59104623A JP S59104623 A JPS59104623 A JP S59104623A JP 21411482 A JP21411482 A JP 21411482A JP 21411482 A JP21411482 A JP 21411482A JP S59104623 A JPS59104623 A JP S59104623A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- ceramic
- ceramic element
- portions
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/03—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect
- G02F1/055—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on ceramics or electro-optical crystals, e.g. exhibiting Pockels effect or Kerr effect the active material being a ceramic
- G02F1/0551—Constructional details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Nonlinear Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はセラミック素子およびその製造方法、特に、
透光性セラミッククエハやアルミナ基板上の両面に相互
に相対する多数の磁極を形成して成る光シヤツクやアル
ミナ基板上の電極アレイなどの磁極接続構造およびその
製造方法に関する。
透光性セラミッククエハやアルミナ基板上の両面に相互
に相対する多数の磁極を形成して成る光シヤツクやアル
ミナ基板上の電極アレイなどの磁極接続構造およびその
製造方法に関する。
一般に、磁極アレイを有するセラミック素子、例えば、
光シャッタを製造する場合、シヤツクの駆動磁圧を低ド
させると共に、光学的均一性を向上させるために、セラ
ミッククエハの両面に表裏相対する多数の磁極を形成す
ることか必要であるが、クエハの両表面から相互に独立
した多数の磁極を収り出すことは、磁極か数百μフル以
−ドと小さいことから、事実上極めて困難である。
光シャッタを製造する場合、シヤツクの駆動磁圧を低ド
させると共に、光学的均一性を向上させるために、セラ
ミッククエハの両面に表裏相対する多数の磁極を形成す
ることか必要であるが、クエハの両表面から相互に独立
した多数の磁極を収り出すことは、磁極か数百μフル以
−ドと小さいことから、事実上極めて困難である。
この発明は表裏相対する（碌を相互に接続した構造を有
する量産可能な電極アレイを有するセラミック素子およ
びその製造方法を提供することを目的とするもので、そ
の要旨は、セラミッククエハの両表面に表裏相対する多
数の磁極を有するセラミック素子において、ウェハの電
極が交差する少なくとも一端面に４極と交差する多数の
凸部捷たは四部が形成され、該凸部または凹部内に形成
された導電部を介して前記表裏相対する電極間を接続し
てなることを特徴とするセラミンク素子にある。
する量産可能な電極アレイを有するセラミック素子およ
びその製造方法を提供することを目的とするもので、そ
の要旨は、セラミッククエハの両表面に表裏相対する多
数の磁極を有するセラミック素子において、ウェハの電
極が交差する少なくとも一端面に４極と交差する多数の
凸部捷たは四部が形成され、該凸部または凹部内に形成
された導電部を介して前記表裏相対する電極間を接続し
てなることを特徴とするセラミンク素子にある。
前記構造のセラミック素子は、本発明によれば、次のよ
うにして製造することができる。すなわち、セラミック
ウェハの少なくとも一端面に多数の凸部まだは四部を形
成し、少なくともその凸部捷たは四部に導電層を形成し
た後、セラミックウェハの両表面に′磁極層を形成し、
該磁極層をフォトリングラフィにより磁極に形成するこ
とにより装造することができる。なお、６Ｑ記説明では
、少なくともウェハに形成された凸部まだは凹部には４
！猷層を形成した後、ウェハの両表面に磁極層を形成し
ているが、これらは逆であってもよい。前記磁極層は魚
骨法、スパッタリング、イオンブレーティングなどの乾
式メッキ法により形成するのが好ましい。
うにして製造することができる。すなわち、セラミック
ウェハの少なくとも一端面に多数の凸部まだは四部を形
成し、少なくともその凸部捷たは四部に導電層を形成し
た後、セラミックウェハの両表面に′磁極層を形成し、
該磁極層をフォトリングラフィにより磁極に形成するこ
とにより装造することができる。なお、６Ｑ記説明では
、少なくともウェハに形成された凸部まだは凹部には４
！猷層を形成した後、ウェハの両表面に磁極層を形成し
ているが、これらは逆であってもよい。前記磁極層は魚
骨法、スパッタリング、イオンブレーティングなどの乾
式メッキ法により形成するのが好ましい。
以下、添付の図面を参照して具体的にこの発明を説明す
る。この例は凹部に導＠１−を形成する場合について説
明したものである。
る。この例は凹部に導＠１−を形成する場合について説
明したものである。
図において、ｌはセラミックウェハ、２は磁極、３は凹
部、４は導電部である。第１図に示すセラミック素子は
、セラミックウェハ１とその両表面に表裏相対して形成
された磁極２と、表裏相対する磁極２を接続する専心部
４とからなり、磁極２は相互に所定間隔をおいて平行に
形成されている。
部、４は導電部である。第１図に示すセラミック素子は
、セラミックウェハ１とその両表面に表裏相対して形成
された磁極２と、表裏相対する磁極２を接続する専心部
４とからなり、磁極２は相互に所定間隔をおいて平行に
形成されている。
表裏相対する磁極２は、第２図および第３図に示すよう
に、ｔ＠！、２が交差する端面１ａに厚さ方向に形成さ
れた四部３内に形成されたＪＱ４部４により導通されて
いる。なお、ウェハ１の表面と四部３の底面との交差部
分は傾斜させてあり、磁極２と専心部４との接続が完全
に行なわれるようにしである。
に、ｔ＠！、２が交差する端面１ａに厚さ方向に形成さ
れた四部３内に形成されたＪＱ４部４により導通されて
いる。なお、ウェハ１の表面と四部３の底面との交差部
分は傾斜させてあり、磁極２と専心部４との接続が完全
に行なわれるようにしである。
前記構造のセラミック素子は、その表裏両表面の電極が
導通しているので、その片側の磁極のみをボンディング
すればよく、従ってパンケージへのマクントおよびワイ
ヤボンディングをＩＣチップ等と同様に行なうことがで
きる。
導通しているので、その片側の磁極のみをボンディング
すればよく、従ってパンケージへのマクントおよびワイ
ヤボンディングをＩＣチップ等と同様に行なうことがで
きる。
ｔｉｆＪ記構造のセラミック素子、例えば、光シャッタ
を製造する場合、所定の厚さのＰ Ｌ Ｚ Ｔその他の
透明な電気光学セラミックウェハ１を、第４図に示され
るように、数枚以上重ねてワックス等で密着固定し、ブ
ロックにする。次すで、レーザビーム、ダイヤモンドカ
ッターその他の手段で、ウェハの端面に厚さ方向の四部
３を多数形成する（第５図参照）。次いで、凹部３を形
成した端面１３の全面に銀ペーストを塗布し、これを焼
付けて導電層を形成する。空気中で銀ペーストを焼成し
焼付けるみ、ウェハを固着しているワックスは燃えで消
失し、クエハグａンタは個々のウェハに分離する。、各
ウェハの表裏両表面に、アルミニウムその池の適当な磁
極材料を真空蒸着、スパッタリングなどの乾式メッキ法
により磁極層を形成した後、フォトレジストをコーティ
ングして均一なレジスト薄膜を積層形成する。このレジ
スト薄１漠にマスクを密着させて露光し、現像液で露光
していない部分のレジスト膜を溶解、Ｉ余去し、下層の
磁極層を露出させ、これをエツチングした後、エツチン
グマスクとして利用したレジストを１余去し、形成され
た心櫃を露出させる。次いで、ウェハの端面を研摩し、
その端面の突出部に形成された余分の導電層を取り去り
、凹部内に形成された導電層のみを残して専心部とする
ことにより電極アレイを有するセラミック素子が製造さ
れる。
を製造する場合、所定の厚さのＰ Ｌ Ｚ Ｔその他の
透明な電気光学セラミックウェハ１を、第４図に示され
るように、数枚以上重ねてワックス等で密着固定し、ブ
ロックにする。次すで、レーザビーム、ダイヤモンドカ
ッターその他の手段で、ウェハの端面に厚さ方向の四部
３を多数形成する（第５図参照）。次いで、凹部３を形
成した端面１３の全面に銀ペーストを塗布し、これを焼
付けて導電層を形成する。空気中で銀ペーストを焼成し
焼付けるみ、ウェハを固着しているワックスは燃えで消
失し、クエハグａンタは個々のウェハに分離する。、各
ウェハの表裏両表面に、アルミニウムその池の適当な磁
極材料を真空蒸着、スパッタリングなどの乾式メッキ法
により磁極層を形成した後、フォトレジストをコーティ
ングして均一なレジスト薄膜を積層形成する。このレジ
スト薄１漠にマスクを密着させて露光し、現像液で露光
していない部分のレジスト膜を溶解、Ｉ余去し、下層の
磁極層を露出させ、これをエツチングした後、エツチン
グマスクとして利用したレジストを１余去し、形成され
た心櫃を露出させる。次いで、ウェハの端面を研摩し、
その端面の突出部に形成された余分の導電層を取り去り
、凹部内に形成された導電層のみを残して専心部とする
ことにより電極アレイを有するセラミック素子が製造さ
れる。
実施例
１！１５００μ島のＰ Ｌ Ｚ−ｒ透光性セラミックウ
ェハを１００枚ソックスで固め、その端面にダイヤモン
ドカンタ〜で５００μｍピンチで中ｙ２５０μ肌、深さ
１００μｍの四部を形成した後、その端面に銀ペースト
を塗布し、これを空気中８００’（：、 で焼成して
＝！！Ｌ釦ｊ侍を形１戎した。この桿心膜を形成した各
ウェハを真空蒸ｄ装置に入れ、その両面にアルミニウム
を蒸着した後、両面に合成ゴム糸のフォト −
レジスト（コダック仕ｙＫＭＲ７４７）を塗布し、乾燥
させて薄いレジスト膜を形成し、これにフォトマスクを
密着させて紫外線を露光し、ＫＭＲデベロツバ−で現像
後、ＫＭＲリンスで処理し、加熱してレジストを硬化さ
せる。次いで、カセイソーダ系エッチャントを用いて露
出したアルミニウムをエンチングし、レジストを合成ゴ
ム系レジスト用剥離剤（東京応化工業裂０ＭＲ５０２）
で１祭去した後、クエハを重ねてソックスで固め、各ウ
ェハの端面を研摩し、洗浄して第１図〜第３図に示す光
シャッタを得だ。
ェハを１００枚ソックスで固め、その端面にダイヤモン
ドカンタ〜で５００μｍピンチで中ｙ２５０μ肌、深さ
１００μｍの四部を形成した後、その端面に銀ペースト
を塗布し、これを空気中８００’（：、 で焼成して
＝！！Ｌ釦ｊ侍を形１戎した。この桿心膜を形成した各
ウェハを真空蒸ｄ装置に入れ、その両面にアルミニウム
を蒸着した後、両面に合成ゴム糸のフォト −
レジスト（コダック仕ｙＫＭＲ７４７）を塗布し、乾燥
させて薄いレジスト膜を形成し、これにフォトマスクを
密着させて紫外線を露光し、ＫＭＲデベロツバ−で現像
後、ＫＭＲリンスで処理し、加熱してレジストを硬化さ
せる。次いで、カセイソーダ系エッチャントを用いて露
出したアルミニウムをエンチングし、レジストを合成ゴ
ム系レジスト用剥離剤（東京応化工業裂０ＭＲ５０２）
で１祭去した後、クエハを重ねてソックスで固め、各ウ
ェハの端面を研摩し、洗浄して第１図〜第３図に示す光
シャッタを得だ。
この光シャッタは、そのウェハ両表面に形成されたイ目
対する電極２が！＋４都で接続されているので、マクン
トおよびワイヤボンディングを容易に行なうことかでき
た。
対する電極２が！＋４都で接続されているので、マクン
トおよびワイヤボンディングを容易に行なうことかでき
た。
以上の説明から明らかなように、この発明によれば、ク
エハの両表面の電極をその端面に形成された凸部捷だは
四部の導電部によって導通させるようにしているため、
集積回路等の技術分野で４ｉ（（立された技術を利用し
て容易に両面電極アレイを有するセラミック素子のマク
ントおよびワイヤボンデングか可能となり、しかも量産
が可能となるコなお、前記説明では角板形クエハを用い
たセラミンク素子を例にしたが、これは円板形であって
も同様であり、クエハの両端面に凸部丑たは四部を形成
し、それに導電部を形成してもよい。またセラミック材
料としてアルミナその他の任意の材料を用いることかで
きるのは占うまでもない。
エハの両表面の電極をその端面に形成された凸部捷だは
四部の導電部によって導通させるようにしているため、
集積回路等の技術分野で４ｉ（（立された技術を利用し
て容易に両面電極アレイを有するセラミック素子のマク
ントおよびワイヤボンデングか可能となり、しかも量産
が可能となるコなお、前記説明では角板形クエハを用い
たセラミンク素子を例にしたが、これは円板形であって
も同様であり、クエハの両端面に凸部丑たは四部を形成
し、それに導電部を形成してもよい。またセラミック材
料としてアルミナその他の任意の材料を用いることかで
きるのは占うまでもない。
第１図はこの発明に係るセラミック素子の一例を示す斜
視図、第２図はその部分拡大図、第３図ｒｒｉ第１図の
１ｔ−ｎｔ線における断面要部拡大図、第４図はセラミ
ック素子の製造過程における斜視図、第５図はその部分
拡大図である。 ｌ・・・セラミッククエハ、２・・・電極、３・・・凹
部、４・・・４砿部。
視図、第２図はその部分拡大図、第３図ｒｒｉ第１図の
１ｔ−ｎｔ線における断面要部拡大図、第４図はセラミ
ック素子の製造過程における斜視図、第５図はその部分
拡大図である。 ｌ・・・セラミッククエハ、２・・・電極、３・・・凹
部、４・・・４砿部。
Claims (2)
- （１）セラミッククエハの両表面に表裏相対する多数の
電極を有するセラミック素子において、ウェハ上の重置
が交差する少なくとも一端面に多数の凸部または凹部が
形成され、該凸部または凹部内に形成された導電部を介
して前記表裏相対する磁極間を接続してなることを特徴
とするセラミック素子。 - （２） セラミンククエハ２の少なくとも一端面に所
定間隔をおいて多数の凸部または四部を形成し、少なく
とも該凸部または四部を含む端面に尋屯層を形成後セラ
ミンククエハヂの両表面に電極材料を付与するか、ある
いはセラミッククエハ〆の両表面に４極飼料を付与後曲
記凸部または四部を含む端面にＱ（層を形成し、次いで
前記クエハ２の両表面に形成されだ鴫極膜を前記凸部ま
たは凸部の端面に合わせてフォトリングラフィにより多
数の磁極に形成することを特徴とするセラミック素子の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21411482A JPS59104623A (ja) | 1982-12-06 | 1982-12-06 | セラミツク素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21411482A JPS59104623A (ja) | 1982-12-06 | 1982-12-06 | セラミツク素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104623A true JPS59104623A (ja) | 1984-06-16 |
| JPH0416767B2 JPH0416767B2 (ja) | 1992-03-25 |
Family
ID=16650458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21411482A Granted JPS59104623A (ja) | 1982-12-06 | 1982-12-06 | セラミツク素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104623A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285218A (ja) * | 1985-10-03 | 1987-04-18 | Fuji Photo Film Co Ltd | 光シヤツタアレイおよびその製造方法 |
| JPS6285219A (ja) * | 1985-10-03 | 1987-04-18 | Fuji Photo Film Co Ltd | 光シヤツタアレイ |
| JPS62218925A (ja) * | 1986-03-19 | 1987-09-26 | Nec Corp | 光シヤツタアレイ |
| JPS62231212A (ja) * | 1986-03-31 | 1987-10-09 | Sumitomo Special Metals Co Ltd | 光シヤツタ素子の製造方法 |
| JPS62267719A (ja) * | 1986-05-15 | 1987-11-20 | Nec Corp | 光シヤツタアレイ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112664A (ja) * | 1973-02-23 | 1974-10-26 | ||
| JPS5052997A (ja) * | 1973-09-10 | 1975-05-10 |
-
1982
- 1982-12-06 JP JP21411482A patent/JPS59104623A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49112664A (ja) * | 1973-02-23 | 1974-10-26 | ||
| JPS5052997A (ja) * | 1973-09-10 | 1975-05-10 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6285218A (ja) * | 1985-10-03 | 1987-04-18 | Fuji Photo Film Co Ltd | 光シヤツタアレイおよびその製造方法 |
| JPS6285219A (ja) * | 1985-10-03 | 1987-04-18 | Fuji Photo Film Co Ltd | 光シヤツタアレイ |
| JPS62218925A (ja) * | 1986-03-19 | 1987-09-26 | Nec Corp | 光シヤツタアレイ |
| JPS62231212A (ja) * | 1986-03-31 | 1987-10-09 | Sumitomo Special Metals Co Ltd | 光シヤツタ素子の製造方法 |
| JPS62267719A (ja) * | 1986-05-15 | 1987-11-20 | Nec Corp | 光シヤツタアレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0416767B2 (ja) | 1992-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59104623A (ja) | セラミツク素子及びその製造方法 | |
| TW200534296A (en) | Method of making thin-film chip resistor | |
| US4393131A (en) | Method for captivating a substrate within a holder | |
| JP2001185701A5 (ja) | ||
| US4139434A (en) | Method of making circuitry with bump contacts | |
| JP2003043064A (ja) | 接触子製造用金型及びその製造方法並びに接触子の製造方法 | |
| JPH02156532A (ja) | 配向性薄膜パターンの形成方法、配向性薄膜パターンおよび薄膜アレイ超音波変換器の薄膜素子の形成方法 | |
| JPH07151984A (ja) | Ｍ×ｎエレクトロディスプレーシブアクチュエーテッドミラーアレーの製法 | |
| JP2705253B2 (ja) | 導体パターン形成方法と磁気ヘッドの製造方法 | |
| JP3232808B2 (ja) | 薄膜磁気ヘッドスライダーの製造方法 | |
| JPS5890728A (ja) | 半導体ウエファ上の位置合せ用マ−クの製法 | |
| JP2001210573A (ja) | アライメントマークの形成方法 | |
| JPS5815242A (ja) | 半導体装置の製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| JPS5951157B2 (ja) | 薄膜パタ−ンの製造方法 | |
| JPS641048B2 (ja) | ||
| JPS6310814A (ja) | 縦振動型圧電振動片の電極構造 | |
| JPH0252513A (ja) | 弾性表面波デバイスの製造方法 | |
| JPH04289508A (ja) | 薄膜磁気ヘッドの製法 | |
| JPH02108210A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS59105322A (ja) | 微細パタ−ンの形成方法 | |
| JPS59171174A (ja) | ダイオ−ドの製造方法 | |
| JPS60173712A (ja) | 薄膜パタ−ン付設基板の表面平担化方法 | |
| JPS60159723A (ja) | 光制御装置 | |
| JPH103615A (ja) | 電子素子の製造方法 |