JPS5899010A - 平衡変調器 - Google Patents
平衡変調器Info
- Publication number
- JPS5899010A JPS5899010A JP19928781A JP19928781A JPS5899010A JP S5899010 A JPS5899010 A JP S5899010A JP 19928781 A JP19928781 A JP 19928781A JP 19928781 A JP19928781 A JP 19928781A JP S5899010 A JPS5899010 A JP S5899010A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- inputted
- voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/22—Homodyne or synchrodyne circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplitude Modulation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
する。
従来の平衡変調器は、第１図に示されるように、入力υ
ｍが印加される被変調信号用差動増幅回路１の出力側を
直接、ダブルバランス型スイッチ回路（ｑ０１〜ＱＯ４
） ２のそれぞれの共通エミッタ部に結合し、同スイッ
チ回路の出力側すなわち、ＱＯ２、ＱＯ４あるいはＱＯ
ｌ、 ＱＯ５の各トランジスタの共通コレクタから出力
負荷抵抗ＲＬを介して出力電圧（Ｖｏｕｔ）を取り出す
のが一般的である。この方式の問題点は使用電源電圧（
ＶＣＣ）が低くなった時に発生する。すなわち、この平
衡変調器に於ける入力及び出力電圧許容範囲（尚、許容
範囲とは一般的なリニア回路に於ける性能維持可能範囲
）はいずれもダブルバランス型スイッー１−回路（ＱＯ
１〜ＱＯ４） ２のベース電圧に規制され、使用電源電
圧が低くなった場合、入力及び出力電圧許容範囲は著し
く狭められる。平衡変調器の特性の一つであるキャリア
リーク特性（搬送波の漏れ電＃ｒ、あるいは漏れ電圧対
信号比）を良くするにはダブルバランス型スイッ、チ回
路のバランスを艮くすることと、変調をかける前の被変
調信号と搬送波の漏れ電流あるいは漏れ電圧の比を充分
とることである。
ｍが印加される被変調信号用差動増幅回路１の出力側を
直接、ダブルバランス型スイッチ回路（ｑ０１〜ＱＯ４
） ２のそれぞれの共通エミッタ部に結合し、同スイッ
チ回路の出力側すなわち、ＱＯ２、ＱＯ４あるいはＱＯ
ｌ、 ＱＯ５の各トランジスタの共通コレクタから出力
負荷抵抗ＲＬを介して出力電圧（Ｖｏｕｔ）を取り出す
のが一般的である。この方式の問題点は使用電源電圧（
ＶＣＣ）が低くなった時に発生する。すなわち、この平
衡変調器に於ける入力及び出力電圧許容範囲（尚、許容
範囲とは一般的なリニア回路に於ける性能維持可能範囲
）はいずれもダブルバランス型スイッー１−回路（ＱＯ
１〜ＱＯ４） ２のベース電圧に規制され、使用電源電
圧が低くなった場合、入力及び出力電圧許容範囲は著し
く狭められる。平衡変調器の特性の一つであるキャリア
リーク特性（搬送波の漏れ電＃ｒ、あるいは漏れ電圧対
信号比）を良くするにはダブルバランス型スイッ、チ回
路のバランスを艮くすることと、変調をかける前の被変
調信号と搬送波の漏れ電流あるいは漏れ電圧の比を充分
とることである。
しかしながら使用電源電圧が低くなると前述のように入
力電圧許容範囲が狭められるためキャリアリーク特性は
悪くなる。
力電圧許容範囲が狭められるためキャリアリーク特性は
悪くなる。
第１図に於けるダブルバランス型スイッチ回路２をイＪ
する平衡変調器に入力される被変調信号の許容範囲の様
子を第３図（−）に示す。スイッチング用搬送波電圧（
ｖｃ）は前記夕“プルバランス型スイッチ回路２の各々
のトランジスタ（Ｑ０１〜Ｑ０４）のベース電圧を中心
にスイッチング動作する。そして、これらのエミッタ電
圧は各々のベース電圧から１ダイオード電圧（約０．７
Ｖ）下った電圧であるとは云うまでもなく、搬送波信号
が一定であればエミッタに現われるスイッチング信号の
振幅は一定となる。一方、被変調信号ｖｍは前記被変調
波信号用差動増幅回路（ＱＱ５． ＱＱ６ ） １の一
方のトランジスタＱｏｓのベースに入力され、その直流
ベース電圧を中心に動作する。このとき、被変調信号の
上側の電位と前記ダブルバランス型スイッチ回路２のエ
ミッタに於けるスイッチング信号の下側の電位に於いて
トランジスタが飽和しない点までが被変調信号の入力許
容範囲となる。使用電源電圧の低下に伴い前記ダブルバ
ランス型スイッチ回路２のベース電圧が下るので、前述
の如く被変調信号の入力許容範囲が狭くなり、結果とし
て、キャリアリーク特性が悪くなることは衆知の通りで
ある。
する平衡変調器に入力される被変調信号の許容範囲の様
子を第３図（−）に示す。スイッチング用搬送波電圧（
ｖｃ）は前記夕“プルバランス型スイッチ回路２の各々
のトランジスタ（Ｑ０１〜Ｑ０４）のベース電圧を中心
にスイッチング動作する。そして、これらのエミッタ電
圧は各々のベース電圧から１ダイオード電圧（約０．７
Ｖ）下った電圧であるとは云うまでもなく、搬送波信号
が一定であればエミッタに現われるスイッチング信号の
振幅は一定となる。一方、被変調信号ｖｍは前記被変調
波信号用差動増幅回路（ＱＱ５． ＱＱ６ ） １の一
方のトランジスタＱｏｓのベースに入力され、その直流
ベース電圧を中心に動作する。このとき、被変調信号の
上側の電位と前記ダブルバランス型スイッチ回路２のエ
ミッタに於けるスイッチング信号の下側の電位に於いて
トランジスタが飽和しない点までが被変調信号の入力許
容範囲となる。使用電源電圧の低下に伴い前記ダブルバ
ランス型スイッチ回路２のベース電圧が下るので、前述
の如く被変調信号の入力許容範囲が狭くなり、結果とし
て、キャリアリーク特性が悪くなることは衆知の通りで
ある。
本発明は、上記の問題点を解決し、半導体集積回路に適
した平衡変調器を提供するものである。
した平衡変調器を提供するものである。
以下、図面を用い本発明について説明する。
第２図は本発明の平衡変調器であり被変調信号υｍは被
変調信号用差動増幅回路（Ｑｏ＋、 ＱＯ２）１の一方
のトランジスタＱ０１のベースに入力されこの差動増幅
回路により、入力電圧に比例した電流に変換、増幅され
コレクタ側に現われる。ここで、抵抗ＲＯ３，ＲＤ４は
利得決定用抵抗である。そして、前記被変調信号の変換
、増幅されたコレクタ電流はカレントミラー回路（ＱＯ
３〜Ｑｏ６）３に入力され、出力として同ミラー回路中
のＱｏｓ、 Ｑ［］６の客トランジスタのコレクタ側に
互いに逆位相で現われる。なお、カレントミラー回路３
中の抵抗Ｒｏｓ〜Ｒｏｅはミラー比を決定すると共に被
変調信号の利得も決定している。
変調信号用差動増幅回路（Ｑｏ＋、 ＱＯ２）１の一方
のトランジスタＱ０１のベースに入力されこの差動増幅
回路により、入力電圧に比例した電流に変換、増幅され
コレクタ側に現われる。ここで、抵抗ＲＯ３，ＲＤ４は
利得決定用抵抗である。そして、前記被変調信号の変換
、増幅されたコレクタ電流はカレントミラー回路（ＱＯ
３〜Ｑｏ６）３に入力され、出力として同ミラー回路中
のＱｏｓ、 Ｑ［］６の客トランジスタのコレクタ側に
互いに逆位相で現われる。なお、カレントミラー回路３
中の抵抗Ｒｏｓ〜Ｒｏｅはミラー比を決定すると共に被
変調信号の利得も決定している。
カレントミラー回路３の出力はダブルバランス型スイイ
チ回路（ＱＯ７〜Ｑ＋ｏ ）２の各々のトランジスタの
共通エミッタ部に入力される。一方、搬送波信号１）ｃ
は搬送波用差動増幅回路（Ｑ＋１． Ｑ１２）４の一方
のトランジスタＱ１２のベースに入力され、前記タープ
ルバランス型スイッチ回路２力；スイッチ可能な振幅に
増幅され、その信号は、エミッタフォロア回路（Ｑｌｓ
、 Ｑ１４） ６を介して前記タ′フ゛ルノ（ランス
型スイッチ回路２の各々のトランジスタのベースへ入力
される。前記ダブル／（ランス型スイッチ回路２のベー
スに入力された搬送波信号１）ｃは前述のように、同ダ
ブルノくランス型スイッチ回路２のエミッタ側に入力さ
れている被変調信号ｔ）ｍと乗算されて同ダブルノくラ
ンス型スイッチ回路２の各々のトランジスタコレクタ側
に出力される。ＲＬは出力負荷抵抗である。
チ回路（ＱＯ７〜Ｑ＋ｏ ）２の各々のトランジスタの
共通エミッタ部に入力される。一方、搬送波信号１）ｃ
は搬送波用差動増幅回路（Ｑ＋１． Ｑ１２）４の一方
のトランジスタＱ１２のベースに入力され、前記タープ
ルバランス型スイッチ回路２力；スイッチ可能な振幅に
増幅され、その信号は、エミッタフォロア回路（Ｑｌｓ
、 Ｑ１４） ６を介して前記タ′フ゛ルノ（ランス
型スイッチ回路２の各々のトランジスタのベースへ入力
される。前記ダブル／（ランス型スイッチ回路２のベー
スに入力された搬送波信号１）ｃは前述のように、同ダ
ブルノくランス型スイッチ回路２のエミッタ側に入力さ
れている被変調信号ｔ）ｍと乗算されて同ダブルノくラ
ンス型スイッチ回路２の各々のトランジスタコレクタ側
に出力される。ＲＬは出力負荷抵抗である。
平衡変調器の特性としてはキャリアリークの値がその性
能を左右する。第２図に於いて各々のトランジスタ及び
抵抗がノくランスしていればギヤ１ノアリーク値は理想
的には零となる。しかしな力玉ら現実には有限値のキャ
リアリークが生じる。此処で従来の平衡変調器と本発明
の平衡変調器を比較し、本発明の優位性を述べる。
能を左右する。第２図に於いて各々のトランジスタ及び
抵抗がノくランスしていればギヤ１ノアリーク値は理想
的には零となる。しかしな力玉ら現実には有限値のキャ
リアリークが生じる。此処で従来の平衡変調器と本発明
の平衡変調器を比較し、本発明の優位性を述べる。
第３図（ａ）は前記従来の平衡変調器の被変調信号入力
許容範囲を示すものであり、一方、同図中）は本発明の
平衡変調器に於ける被変調信号人ｊｊ￥１容範囲を示し
ている。（ａ） 、 Ｃｂ）に於ける差異は夕“フ゛ル
バランス型スイッチ回路の各々の共通エミッタ部に接続
されているトランジスタのベースにある。
許容範囲を示すものであり、一方、同図中）は本発明の
平衡変調器に於ける被変調信号人ｊｊ￥１容範囲を示し
ている。（ａ） 、 Ｃｂ）に於ける差異は夕“フ゛ル
バランス型スイッチ回路の各々の共通エミッタ部に接続
されているトランジスタのベースにある。
従来の平衡変調器に於いて差動増幅回路１の一方のトラ
ンジスタＱｏ５のベースには第３図（、＞の被変調信号
の電圧ｖｍが直接入力されている。こ才上に対して、本
発明の平衡変調器に於い一３゛２１１、夕゛）゛／プル
バランス型スイッチ回路の一方の共通エミッタ部に接続
されたトランジスタＱＱ５のベース（（（は被変調信号
υｍが直接人力されるのではなく、それが電流に変換さ
れＱｏ５あるいはＱＯ４のターイオード電圧の変化分に
相当する電圧として入力される。
ンジスタＱｏ５のベースには第３図（、＞の被変調信号
の電圧ｖｍが直接入力されている。こ才上に対して、本
発明の平衡変調器に於い一３゛２１１、夕゛）゛／プル
バランス型スイッチ回路の一方の共通エミッタ部に接続
されたトランジスタＱＱ５のベース（（（は被変調信号
υｍが直接人力されるのではなく、それが電流に変換さ
れＱｏ５あるいはＱＯ４のターイオード電圧の変化分に
相当する電圧として入力される。
すなわち、前記ダイオードＱｏｓ、 Ｑｏ４の電圧変イ
ヒ分（ｖ ）は、第３図（１））にも示されるように
、Ｄ（ハ） で表わされる。此処で １ｍ：被変調信号電流 ｈｆｅ：小信号電流増幅率 Ｉ８：ダイオ７ド飽和電流 ｋ ：ボルツマン定数（１，３８Ｘ１０ ＤＥＧ）Ｔ
：絶対温度（Ｋ） ｑ ：電子電荷（１，６０Ｘ１０ Ｃ）である。この式
からもわかるように被変調信号ｖｍの変化に対してＶＤ
、、の変化がはるかに小さくなる。
ヒ分（ｖ ）は、第３図（１））にも示されるように
、Ｄ（ハ） で表わされる。此処で １ｍ：被変調信号電流 ｈｆｅ：小信号電流増幅率 Ｉ８：ダイオ７ド飽和電流 ｋ ：ボルツマン定数（１，３８Ｘ１０ ＤＥＧ）Ｔ
：絶対温度（Ｋ） ｑ ：電子電荷（１，６０Ｘ１０ Ｃ）である。この式
からもわかるように被変調信号ｖｍの変化に対してＶＤ
、、の変化がはるかに小さくなる。
従って、本発明の平衡変調器によると、使用電源電圧が
低くなっても被変調信号の入力電圧許容範囲は、被変調
信号の振幅に影響されることなく、はとんど変らないた
め、キャリアリーク特性も、また頗る安定にでき、高性
能な平衡変調器を実現することができる。
低くなっても被変調信号の入力電圧許容範囲は、被変調
信号の振幅に影響されることなく、はとんど変らないた
め、キャリアリーク特性も、また頗る安定にでき、高性
能な平衡変調器を実現することができる。
第１図は従来の平衡変調器の回路図、第２図は本発明の
一実施例の平衡変調器の回路図、第３図（ａ）。 軸）はそれぞれ従来と本発明の場合の平衡変調時の被変
調信号と搬送波信号の電圧と動作点の様子を示す図であ
る。 １・・・・・被変調用差動増幅回路、２・・・・ダブル
バランス型スイッチ回路、３・・・・・・カレントミラ
ー回路、４・・・・・搬送波用差動増幅回路、６・・・
・・エミッタフォロア回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ？ 第２図 第３図 （Ｑ′）〔ｂ〕
一実施例の平衡変調器の回路図、第３図（ａ）。 軸）はそれぞれ従来と本発明の場合の平衡変調時の被変
調信号と搬送波信号の電圧と動作点の様子を示す図であ
る。 １・・・・・被変調用差動増幅回路、２・・・・ダブル
バランス型スイッチ回路、３・・・・・・カレントミラ
ー回路、４・・・・・搬送波用差動増幅回路、６・・・
・・エミッタフォロア回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ？ 第２図 第３図 （Ｑ′）〔ｂ〕
Claims (1)
- 被変調信号用差動増幅回路、搬送波用差動増幅回路、ダ
ブルバランス型スイッチ回路で構成され、前記被変調信
号用差動増幅回路のそれぞれの出力段にカレントミラー
回路を設け、被変調信号を変換信号として取り出し、同
変換回路を前記ダブルバランス型スイイチ回路の各々の
共通エミッタ部に入力することを特徴とする平衡変調器
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19928781A JPS5899010A (ja) | 1981-12-09 | 1981-12-09 | 平衡変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19928781A JPS5899010A (ja) | 1981-12-09 | 1981-12-09 | 平衡変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5899010A true JPS5899010A (ja) | 1983-06-13 |
Family
ID=16405284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19928781A Pending JPS5899010A (ja) | 1981-12-09 | 1981-12-09 | 平衡変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5899010A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011913A (ja) * | 1983-06-22 | 1985-01-22 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 電流源回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5171339A (ja) * | 1974-12-12 | 1976-06-21 | Du Pont | |
| JPS5668087A (en) * | 1979-11-07 | 1981-06-08 | Toshiba Corp | Balanced modulator |
-
1981
- 1981-12-09 JP JP19928781A patent/JPS5899010A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5171339A (ja) * | 1974-12-12 | 1976-06-21 | Du Pont | |
| JPS5668087A (en) * | 1979-11-07 | 1981-06-08 | Toshiba Corp | Balanced modulator |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011913A (ja) * | 1983-06-22 | 1985-01-22 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 電流源回路 |
| JPH0650455B2 (ja) * | 1983-06-22 | 1994-06-29 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 電流源回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667166A (en) | Differential amplifier system | |
| CA1132206A (en) | Signal-processing circuitry with intrinsic temperature insensitivity | |
| US3644835A (en) | Phase detector and digital phase-locked loop | |
| US4342006A (en) | Amplifier circuit for supplying load with output signal current proportional to input signal voltage | |
| JPH03173209A (ja) | 電流増幅回路 | |
| JPS5899010A (ja) | 平衡変調器 | |
| JPH07283652A (ja) | 電圧制御キャパシタ | |
| US4496860A (en) | Voltage-controlled attenuator | |
| JPH0422372B2 (ja) | ||
| US4547752A (en) | Amplitude modulator with three differential transistor pairs | |
| JPS624038B2 (ja) | ||
| KR20000010922A (ko) | 에러 정정을 갖는 전압-전류 변환기 | |
| JPS6141293Y2 (ja) | ||
| JPH0462608B2 (ja) | ||
| JP2629380B2 (ja) | Ａｇｃ回路 | |
| JPH01126816A (ja) | 広帯域可変利得増幅回路 | |
| JPH0433162B2 (ja) | ||
| JP3385537B2 (ja) | 乗算器 | |
| JP2669330B2 (ja) | 差動回路 | |
| JPS63138270A (ja) | 差電圧検出回路 | |
| JPS6133710Y2 (ja) | ||
| JPS624037B2 (ja) | ||
| JPS5981924A (ja) | 電圧制御発振器 | |
| JPH1074232A (ja) | バイポーラ・マルチプライヤ | |
| JPH0754893B2 (ja) | レベルシフト回路 |